Управляемый кольцевой счетчик

 

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки цифровой информации, в измерительных приборах и вычислительных устройствах. Цель изобретения - повышение быстродействия и надежности, которая достигается путем введения новых связей и шины 4 сброса. Счетчик также содержит разряды 1.1 - 1.N, блок 2 сброса, входную шину 3, шины 5.1 - 5.N управления и шину 6 единичного потенциала. В управляемом кольцевом счетчике быстродействие повышено за счет уменьшения времени переходных процессов, а надежность повышена за счет уменьшения количества используемых элементов и за счет увеличения длительности импульса с выхода блока 2 сброса. 2 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕО4ИХ

РЕСПУБЛИК

А1 (l9l (ill

SU, (51)5 Н 03 К 23/54

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР!

21) 4414174/24-21 (22) 20.04.88 (46) 07.04.90, Бюл. Н 13 (72) О.Ю.Селезнева, А.А.Картюшова, Е.ГЛиро и С.Ç.Селезнев (53) 621.374.32 (088.8) (56) Авторское свидетельство СССР и 1160557, кл. H 03 К 23/02, 1985, Авторское свидетельство СССР

Р 822377, кл. Н 03 К 23/00, 1978. (54) УПРАВЛЯЕМЫЙ КОЛЬЦЕВОИ СЧЕТЧИК (57) Изобретение относится к импульсной технике и может быть использовано в устройствах обработки цифровой

:информации, в измерительных приборах

2 ! и вычислительных устройствах. Цель изобретения - повышение быстродействия и надежности, которая достигается путем введения новых связей и шины 4 сброса. Счетчик также содержит разряды 1. 1-1.N, блок 2 сброса, входную шину 3, шины 5.1-5,N управления и шину 6 единичного потенциала, В управляемом кольцевом счетчике быстродействие повышено за счет уменьшения времени переходных процессов, а надежность повышена за счет уменьшения количества используемых элементов и за счет увеличения длительности импульса с выхода блока 2 сброса.

2 з.п. ф-лы, 14 табл. 6 ил.

15558

Изобретение относится к импульсной технике и чожет быть использовано в устройствах обработки цифровой информации, в измерительных приборах и вычислительных устройствах.

Целью изобретения является повышение быстродействия и надежности, которая достигается путем уменьшения времени переходных процессов, за счет увеличения длительности импульса сброса и сокращения амплитудных затрат.

На фиг. 1 приведена структурная схема управляемого кольцевого счетчика; на фиг. 2 - пример реализации разряда устройства; на фиг. 3 - пример реализации блока сброса; на фиг. 4 - потенциальные диаграммы работы семиразрядного устройства; на фиг. 5 и 6 - таблицы состояний элементов устройства при различных коДах на шинах управления.

На фиг. 1 обозначены: разряды

1.1-1Л, блок 2 сброса, входная шина

3, шина 4 сброса, шины 5.1-5.N управления и шина 6 единичного потенциала.

Информационный вход разряда 1.1 соединен с шиной 6 единичного потенциала, информационные входы разрядов

1.2, 1.3, 1,N и блока 2 сброса соединены соответственно с выходами раз-! рядов 1.1-1.N, тактовый вход блока 2 сброса соединен с тактовыми входами разрядов 1,1-1.N и с входной шиной 3, шина 4 сброса соединена с входом установки нуля блока сброса, выход которого соединен с инверсными входами установки в единицу разрядов

1.1-1,N, входы установки нуля кото- 40 рых соединены соответственно с шинами 5.1-5.N управления.

На фиг. 2 обозначены: первый 7, второй 8 инверторы, элемент И-ИЛИ-НЕ

9, элемент ИЛИ-НЕ 10, элемент

ИЛИ-И-HE 11, элемент И-HE 12, выход 13 разряда, тактовый вход С 14 разряда, информационный вход D 15 разряда, вход R 16 установки нуля разряда и инверсный вход S 17 установки в единицу разряда.

В каждом из разрядов 1.1-1.N выход элемента И-НЕ 12 соединен с выходом

13 и с первым входом первой структуры ИЛИ элемента ИЛИ-И-HE 11, второй вход первой структуры ИЛИ которого

55 соединен с выходом инвертора 7, с входом инвертора 8 и с первым входом первой структуры И элемента И-ИЛИ-НЕ

55 4

9, второй вход первой структуры И которого соединен с выходом элемента

ИЛИ-НЕ !0 и с первым входом второй структуры ИЛИ элемента ИЛИ-И-НЕ 11, второй вход второй структуры ИЛИ которого соединен с выходом инвертора 8 и с первым входом второй структуры

И элемента И-ИЛИ-НЕ 9, второй вход второй структуры И которого соединен с информационным входом 15, тактовый вход 14, вход 16 установки нуля и инверсный вход 17 установки в единицу соединены соответственно с входом инвертора 17 и с первыми входами элемента ИЛИ-НЕ 10 и элемента И-НЕ 12, вторые входы которых соединены соответственно с выходами элемента

И-ИЛИ-НЕ 9 и элемента ИЛИ-И-НЕ 11.

На фиг, 3 обозначены: первый 18, второй !9 инверторы, элемент И-ИЛИ-НЕ

20, элемент ИЛИ-НЕ 21, элемент

ИЛИ-И-НЕ 22, элемент НЕ 23, выход

Я 24 блока 2 сброса, тактовый вход

С 25, информационный вход Р 26 и. вход

Р. 27 установки нуля блока 2 сброса.

В блоке 2 сброса выход элемента

НЕ 23 соединен с выходом 24 и с первыи входом первой структуры ИЛИ элемента ИЛИ-И-НЕ 22, второй вход первой структуры ИЛИ которого соединен с выходом инвертора 7,, с входом инвертора 8 и с первым входом первой структуры И элемента И-ИЛИ-НЕ 20, второй вход первой структуры И которого соединен с выходом элемента ИЛИ-HE 2! и с первым входом второй структуры ИЛИ элемента ИЛИ-И-НЕ 22, второй вход второй структуры ИЛИ которого соеди,нен с выходом инвертора 19 и с первым входом второй структуры И элемента Н-ИЛИ-НЕ 20, второй вход второй структуры И которого соединен с информационным входом 26, тактовый вход 25 и вход 27 установки нуля блока 2 сброса соединены соответственно с входом инвертора 18 и с первым входом элемента ИЛИ-НЕ 21, второй вход которого соединен с выходом элемента И-ИЛИ-НЕ 20, выход элемента

ИЛИ-И-НЕ 22 соединен с входом элемента НЕ 23.

На фиг. 4 обозначены: потенциальные диаграммы 28-36 сигналов соответственно на входной шине 3, на выходах

13 разрядов с первого по седьмой и на выходе 24 блока 2 сброса.

На фиг. 1 разряды 1. 1-1.N представляют собой D-триггеры, каждый из ко1555855

5 торых построенный по принципу ведущий - ведомый (фиг. 2). Входы 16 и

17 являются входами соответственно установки в нуль ведущей части и установки в ед „ницу ведомой части.

Блок 2 сброса также представляет собой D-триггер, построенный по принципу ведущий - ведомый, в котором вход элемента НЕ 23 (Фиг. 3) установки нуля является входом установки нуля ведущей части.

Рассматривается работа устройства на примере, когда число разрядов равно семи.

В исходном состоянии после подачи единичного импульса по шине 4 сброса, Ha R-вход D-триггера (блок 2 сброса), на его выходе через,0,5сА, где " Ar - время задержки 1)-триггера сброса (Фиг. 3), формируется нулевой потенциал, который в свою очеРедь через 0,1 c » где " .г время задержки D-триггера (разряды

1.1-1 N) (Фиг. 2), устанавливает Dтриггеры (разряды 1.1-1.N) в единичное состояние, т.е."объединичивает" счетчик. При подаче на шины 5.1-5.N позиционного кода, который состоит из единицы на фоне нулей (Фиг. 5, табл. 1-7), на выходах устройства уже через 0,5 < устанавливается код обратный позиционному и в зависимости от положения "0" в полученном обратном коде, устройством обеспечивается формирование единичных кодов различной длины.

Например, если единица кода подана на сбрасывающий R-вход D-триггера первого раэр::да 1.1, то íà его выходе через 0,5 установится нулевой потенциал, а все остальные разряды останутся в прежнем единицном состоянии после "объединичивания". При этом в такт поступления импульсов к входной шине 3 в D-триггерах разрядов 1.1-1.N счетчика поочередно записываются нули. В N+1 такте через (N — 1) c, + cA, а в общем случае через N I », так как ь л дт э в D-триггер сброса записывается нуль и через обратную связь с входами установки в "1" Р-триггер ров всех разрядов за время 0,1 ь . происходит "объединичивание" D-триггеров всех разрядов. Этим завершается первый полный цикл формирования единичного кода заданной длины (фиг. 4).

Все последующие цикЛы аналогичны первому (Табл. 1, фиг. 3). Легко подсчитать время обработки Т, сигнала

5 за один полный цикл.

Т оь = 0,5" тс+0,6 дт +N(I-p,т +0,1 т) 40 N ен гом деления: 2, 4, Таким образом, в предлагаемом устройстве быстродействие зависит

45 от времени задержки синхронного блока 2 сброса и практически не зависит от разрядности счетчика. Кроме того, в предлагаемом устройстве повышена надежность эа счет использования

5р меньшего количества элементов и использования блока 2 сброса, генерирующего импульс сброса (установки) длительностью, равной периоду входной частоты.

Формула изобретения

1. Управляемый кольцевой счетчик, содержащий входную шину, шины управОтсюда видно, что максимальная частота работы устройства зависит от времени задержки D-триггера сброса, что и определяет быстродействие предлагаемого счетчика.

На фиг. 5 табл. 1-7 показаны периоды повторения единичных кодов, которые меняются от режима к режиму в диапазоне Т = (2 - N + 1) .

Длительность Формируемых на выходе

D — триггеров последнего разряда пря20 моугольных импульсов меняется от режима к режиму в диапазоне (t — N) t при неизменной паузе, равной длительности одного такта

При смешении "1" в позитивном ко25 де вправо предшествующие ей разряды счетчика не участвуют в формировании сокращенных единичных кодов и на их выходах сохраняется высокий потенциал (Фиг ° 5, табл. 2-7).

Если на шины 5 ° 1-5.7 подавать позиционный код, состоящий из i единиц в первых разрядах и нулей e остальных

N — 1 разрядах, то получим комбинацию кодов, представленных на Фиг. 6, табл. 8-14.

При снятии информации с различных выходов устройства, его можно использовать в качестве делителя частоты с переменным целочисленным коэффици1555855 ления, блок сброса и М разрядов, информационный вход первого из которых соединен с шиной единичного потенциала информационный вход кажУ

5 дого разряда, кроме первого, соединен с выходом предыдущего разряда, выход последнего разряда соединен с информационным входом блока сброса, тактовый вход которого соединен с тактовыми входами разрядов и с входной шиной, отличающийся тем, что, с целью повышения быстродействия и надежности, в него введена шина сброса, которая соединена с входом установки нуля блока сброса, выход которого соединен с инверсными входами установки в "1" разрядов, вход усТановки нуля каждого из которых Соединен с соответствующей шиной управления.

2, Счетчик по и. 1, о т л и ч аю шийся тем, что каждый разряд содержит два инвертора, элементы И-ИЛИ-НЕ, ИЛИ-НЕ, ИЛИ-И-НЕ и

И-НЕ, выход которого соединен с выходом разряда и с первым входом первой структуры ИЛИ элемента ИЛИ-И-НЕ, второй вход первой структуры ИЛИ которого соединен с выходом первого инвертора, с входом второго инвертора и с первым входом первой структуры И элемента И-ИЛИ-НЕ, второй вход ,первой структуры-И которого соединен с выходом элемента ИЛИ-НЕ и с первым входом второй структуры ИЛИ элемента

ИЛИ-И-НЕ, второй вход второй структуры ИЛИ которого соединен с выходом второго инвертора и с первым входом второй структуры И элемента И-ИЛИ-НЕ, второй вход второй структуры И которого соединен с информационным вхо" дом разряда, тактовый вход, вход установки нуля и инверсный вход установки в "1" которого соединены соогветственно с входом первого инверто-. ра и с первыми входами элемента

ИЛИ-HE и элемента И-НЕ, вторые входы которых соединены соответственно с выходами элемента И-ИЛИ-НЕ и элеменИЛИ-И-НЕ, 3. Счетчик по и. 1, о т л ич а ю шийся тем., что блок сброса содержит два инвертора, элементы

И-ИЛИ-НЕ, ИЛИ-НЕ, ИЛИ-И-НЕ и элемент

НЕ, выход которого соединен с выходом блока. сброса и с первым входом первой структуры ИЛИ элемента

ИЛИ-И-НЕ, второй вход первой структуры ИЛИ которого соединен с выходом первого инвертора, с входом второго инвертора и с первым входом первой структуры И элемента И-ИЛИ-НЕ, второй вход первой структуры И которого соединен с выходом элемента ИЛИ-НЕ и с первым входом второй структуры

ИЛИ элемента ИЛИ-И-НЕ, второй вход структуры ИЛИ которого соединен с выходом второго инвертора и с первым входом второй структуры И элемента

И-ИЛИ-НЕ, второй вход второй структуры И которого соединен с информационным входом блока сброса, тактовый вход и вход установки нуля которого соединены соответственно с входом первого инвертора и с первым входом элемента ИЛИ-НЕ, второй вход ко" торого соединен с выходом элемента

И-ИЛИ-НЕ,выход элемента ИЛИ-И-НЕ соединен с входом элемента НЕ.

27

29

1555855

7И_#_ 2

Т05Я 4

ГОдХ 7

1117 1717

110! 1111

1 1 001111

11 000111 !ОООО!1

11 000001

11 000000

11 11 11 1 1

11 011111

11 001111

17 000771

11 ОООО11

7 7 000001

71 00 0000

И 4/

Тп&, 7

Члродляющцй код

111 11111

011 11 111

001 11111

00011 7 17

00001 111

0000011 7

ООО0007 r

О0000007

11777111

01177 f 17

007 7 7177

000f 1177

00 901 111 0000077 7

0 00.0007 7

0ОООО007

11 711 171

То&.5

117 7717 7

171 10177

111 10077

1 11 7 0001

1 71 Ооао

1117 7171

117 70111

117 f.0011

111 10001

l 11 10000

11117 777

111 11117

10111 111

10017 111 ! 00 01117 ! 0000171

10000071

100000О1

1ОО00000

11111 l ll

70777 171

l 0077 777

10001 171

1Оооо 771

700ОО077

7 ОООО ОО7

l 0000000

7 1177777

77777 711

71777071

1 1 7 7 1007

11l l 1 000

11171711 ! 1117017

1 1! 77007

7 7111 000

1 7 1 11117

7117 7771

7717 7 lOl

17171 700

17111777

1 1771 707

7 17 71700

7 11 77771! !111!1!

1110 !111

11f 00177

1110 0011

1 10 0001

1170 ОООО

1!711717

111011 71

11 00111

11 100011

11 100001

11100ОО0

1 l 1 111 71

1555855

Табл. В

ГпЮл У

ТОдЯ Ю

OCk 11

odrr. 7Z

Табл. D

Тадя 14

7777 77 77

ФФФФФФ 7 1 фФФФФФ Ф7

Фф ФФФФФФ

17 717177

ФФФФФФ 7

ФФФФФФФ

ФФФФФФФФ

111! f 777

7 7777 771

ФФФФФФФ 1

Ф ФФФФФФф

7 777717 1

ФФФФФФФ7

Ф Ф ФФФФФФ

7 77 71111

771! 777 7

ФФФФФФФф

117717 f 7

ФФФФФФФФ

7!11 !71!

<Риг.s

Составитель В.Раков

Техред М,Дидык Корректор 0. ципле

Редактор Г.Гербер

Заказ 563 Тираж 656 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, 3-35, Раушская наб., д 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101

1!1!11!1

ФФ111 f f1 .ффффф! 7! ф Ффф7 771 ф ФФФФ11

ФФФФФФ7 1

Ф ФФФФФФ1

Ф фф ффффф

1 f 71! 777

ФФ! r r 71!

Ффф 71 111 пффф! 711 ффффФ! 77

Ф ФФФФФ!7

ФФФФФФФ!

Фф ФФФ ффф

77 11717!

11111 111

ФФФ1! 11 r фффф1 111

Фффффf1! ф фф ффф!1 ф фф Фффф! фф ФФфффф

17 7 77 777

ФФФ17 777

ФФФФ711! ф ФФФф17

Ф ФФФФФ!7

Ф Ф ФФФФФ1

Ф фф Ффффф

1 11 f777!

111 1115

ФФФ Фf111

ФФФФФ 111

ФФФФФФ11

Ффф ФФФф1

Ффф ФФФфф

7 1 1 1 1 111

ФФФФ7 fff ффффФ177 ф Ффффф!7

Ффф ФФФФ1 фф фффффФ

7171f771

1111111

ФФФФФ1! 1

ФФФФФФ11

Ф ФФ фф©ф1 ф ФФФФФФФ ! 7717771

ФФФФФ17 7

ФФФФФФ! 7

ФФ Ф фФФФ7

Ф ФФФФФФФ

1 7717771

Управляемый кольцевой счетчик Управляемый кольцевой счетчик Управляемый кольцевой счетчик Управляемый кольцевой счетчик Управляемый кольцевой счетчик Управляемый кольцевой счетчик Управляемый кольцевой счетчик 

 

Похожие патенты:

Изобретение относится к импульсной технике и автоматике и может быть использовано в качестве пересчетного устройства и делителя частоты с переменным коэффициентом, а также в качестве многопрограммного распределителя импульсов

Изобретение относится к импульсной и вычислительной технике и может быть использовано в качестве многопрограммного пересчетного устройства, управляемого генератора кодовых комбинаций и многорежимного распределителя импульсов

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки дискретной информации, а также в распределителях импульсов

Счетчик // 1506546
Изобретение относится к автоматике и импульсной технике и может быть использовано в качестве кольцевого счетного устройства

Изобретение относится к кольцевым счетчикам импульсов

Изобретение относится к вычислительной и импульсной технике и может быть использовано в качестве многорежимного кольцевого счетчика и управляемого генератора кодовых комбинаций

Счетчик // 1434542

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к цифровой вычислительной технике и применяется для аппаратного вычисления функций в специализированных цифровых машинах и устройствах. Технический результат заключается в обеспечении возможности вычисления дробно-рациональных функций. Технический результат достигается за счет устройства для вычисления функций, которое содержит сумматоры, регистры исходных данных, сдвиговые регистры, блок памяти, блок анализа знака, блок анализа сходимости, группы элементов И, блок управления. В устройство дополнительно введены два регистра исходных данных и две группы элементов И. 1 табл., 1 ил.
Наверх