Устройство для эффективного кодирования изображений

 

Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых телевизионных системах позволяет повысить помехоустойчивость и упростить устройство, которое содержит синхрогенератор 1, блок 2 временных задержек, сумматоры 3-6, вычитатели 7-10, коммутаторы 16, 17 и преобразователь параллельного кода в последовательный. Благодаря введению элемента ИЛИ 11, блока 12 сумматоров по модулю два, буферных регистров 13-15, блока 18 оперативной памяти и триггера 19 в устройстве обеспечивается адаптивное помехоустойчивое кодирование с повышенным качеством изображений. 2 ил.

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСтИЧЕСНИХ

РЕСПУЬЛИК

Ю> 011

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

";д! д (ГООУДАРстВенный КОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТИРЬГИЯМ

ПРИ ГННТ СССР (21) 440737 2/24-24 (22} 11.04.88 (46) 23. 04. 90. Бюл. N 15 (72) С.А. Куликов (53) 681.325(088.8) (56) Авторское свидетельство СССР

rro заявке У 4132396/09, кл. Н 03 М 7/00, 20.01.88.

Авторское свидетельство СССР по заявке Ф 4327б74/24, кл. Н 03 М 7/30, 1988. (54) УСТРОЙСТВО ДЛЯ ЭФФЕКТИВНОГО КОДИРОВАНИЯ ИЗОБРАЖЕНИЙ (57) Изобретение относится к вычислительной технике и технике связи. его (gq) Н 03 М 7/30 Н 04 N 7 12

2 использование в цифровых телевизионных системах позволяет повысить помехоустойчивость и упростить устройство, которое содержит синхрогенератор 1, блок 2 временных задержек, сумматоры 3-6, вычитатели 7-10, коммутаторы 1á, 17 и преобразователь параллельного кода и последовательный, Благодаря введению элемента 11ЛИ il, блока 12 сумматоров по модулю два, буферных регистров 13-15, блока 18 оперативной памяти и триггера 19 в устройстве обеспечивается адаптивное помехоустойчивое кодирование с повышенным качеством изображений. 2 ил.

1559412

Изобретение относится к вычислительной технике и технике связи и может быть использовано в цифровых телевизионных системах.

Цель изобретения — повьппение по5 мехоустойчивости и упрощение устройства.

На фиг. I приведена функциональная схема устройства; на фиг. 2 — блок сумматоров по модулю два.

Устройство содержит синхрогенератор 1, блок 2 временных задержек, первый — четвертый сумматоры 3-6, первый — четвертый вычитатели ?-10

15 элемент ИЛИ 11, блок 12 сумматоров по модулю два, первый — третий буферные регистры 13-15, первый 16 и второй 17 коммутаторы, блок 18 оперативной памяти, триггер 19 и преобразова- 20 тель 20 параллельного кода в последовательный.

Блок 2 реализован в виде последовательно-параллельного регистра. Сумматор 6 и вычитатели 9 и 10 трехразрядные. Блок 12 выполнен (фиг. 2) на сумматорах по модулю два, На фиг. 2 обозначено: bo — j-й разряд (j= 1,6) шестиразрядного кода Ъ ; Ь,"- j-й азряд (j= 1,3) трехразрядного кода (i = 1,2); К; — i-й проверочный

ЗО .символ (i= 1,6) °

Блок 18 реализован на двух последовательно соединенных и одновременно тактируемык параллельных регистрах.

Преобразователь 20 может быть реа35 лизован на мультиплексоре.

Синхрогенератор 1 выдает на первом выходе последовательность импульсов с тактОВой частОтОй f и- на Втой <м 40 выходе — с частотой группы f /4, а на третьем выходе — с канальной частотой

f < °

В устройстве реализуется следующий алгоритм. — 45

Кодируемые элементы a„(i = 0,3) подвергаются быстрому преобразованию

Адамира с вычислением л

Во =aд+а»+ап+аз л

В=а — а+а "а о л

Вп = а + а, — а — аз л

В=а — а — а+а о < и. 3

Затем формируется корректирующий код с восемнадцатью информационными

55 и шестью проверочными символами по

n n следующему закону. Коды Бо, Б, и Б и код D равенства нулю В,, В, В> задерживаются на такт частоты группы, л а код Вп — на два такта этой частоты.

Для группы и<, со значениями элементов л л л

Во, В,, В и„Бз находятся значения

< 1<(й (<

« л<, Л(< («< разряды кодов В,у В, и В . По< этому при D = 1 и D = 1 нет необходи<<< < A « Л « мости в защите от ошибок В«, Во, В „, 1,, (< так как они защищены. В этом случае в кодере защищаются шесть разрядов Ьд. При D - =0 и D= 1 формируется л ш л< л< л< < код с В, В, В, Вп, априЭ=П=„1код с инфо мационными символами Впу

Р,", s,, 1,.

Рассмотрим 4 группы, следующие друг за другом: Ы,, Кп, 4 д, К,<. Пусть D» =

= Пп= 0 и D>= D» = 1. В рассматриваемом устройстве защищены группы Мп, <ли и c(4, а также 6 разрядов Вд группы »<(< .

Эти разряды по отношению к группе c( в соответствии с принятыми обозначеЛ «< ниями будут В . Таким образом, кроме равнояркостных и контурных (т. е. прилегающих к группам с D = 1) групп, защищается часть текстурных групп.(т.е. прилегающих к группам с D = 0). Очевидно, что эффективность реализуемого адаптивного (к значению D ). помехоустойчивого кодирования тем вьппе, чем больше детальность изображений.Устройство работает следующим образом.

На вход блока 2 поступает видеосигнал в цифровом виде. С помощью сумматоров 3"6 и вычитателей 7-10 формируются четыре элемента трансформанл л л л ты Адамира: Во, В,, В<, Вз, Коды В„, л л

В», В поступают на входы регистров

13-15 соответственно, где задерживаются на время кодирования квартета из четырех элементов изображения, На выходах этих регистров находятл< ся коды Вп, В», бП предшеств ющей л кодируемой группы. Коды В „ В, 3< поступают на вход элемента II где осуществляется поразрядное сложение этих трехразрядных кодов, Сигнал D с выхода элемента 11 является управляющим для коммутатора 16, а также задерживается на такт частоты группы в триггере 19. Кроме того, сигнал D поступает в преобразователь 20. В блоблоке 12 восемнадцати информационным

4< П< Л< л л<я символам 1,, ьп, ь», В или В, Б„ л(В,, В ставятся в соответствие шесть проверочных символов, которые посту5 15594 пают на один из входов коммутатора 16.

На два других входа этого коммутатора 16 поступают шесть раврвдов (в сумА ме) В и <. К выходу коммутатора 16 подключаются проверочные символы, если D = 1, С помощью коммутатора 17 формируются шесть информационных символов для блока 12. Ими являл 1 ются разряды В, если D = 0 или разлш 10 ряды В с выхода блока !8, если D =

1. С помощью преобразователя 20 формируется вь)ходкое кодовое слово кодируемой группы.

Необходимо отметить, что знаковый разряд„В, (i = ),2,3) равен нулю, когда В; О.

Таким образом, устройство реализует адаптивное помехоустойчивое кодирование элементов трансформанты, 20 при этом защищаются не только равнояркостные и контурные группы, но и часть групп, принадлежащих текстурным участкам. За счет этого повышаются помехоустойчивость передачи высокодетальных изображений и, как следствие, качество таких изображений.

Формула изобретения

Устройство для эффективного кодирования изображений, содержащее блок временных задержек, информационный вход которого является входом устройства, синхрогенератор, первый выход которого соединен с тактовым входом блока временных задержек, первый и второй выходы которого подключены соответственно к первым и вторым входам первых сумматора и вычитателя, третий и четвертый выходы блока вреMeHHbIx задержек соединены соответственно с первыми и вторыми входами вто" вторых сумматора и вычитателя, выходы первого и второго сумматоров подключены соответственно к первым и вторым входам третьих сумматора и вычитателя, выходы первого и второго вычитателей соединены соответственно с первыми и вторыми входами четвертых сумматора и вычитателя, первый и второй коммутаторы и преобразователь параллельного кода в последовательный, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем что, с целью повышения помехоус55 тойчивости и упрощения устройства, в

12 6 него введены буферные регистры, блок оперативной памяти, элемент ИЛИ, блок сумматоров по модулю два и триггер, выходы третьего сумматора подключены к информационным входам первого буферного регистра, первым информационным входам преобразователя параллельного кода в последовательный и первым входам блока сумматоров по модулю два, выходы которого соединены с первыми информационными входами первого коммутатора, выходы которого подключены к вторым информационным входам преобразователя параллельного кода в последовательный, выходы четвертого сумматора соединены с информационными входами второго буферного регистра, вторыми. информационными входами первого коммутатора и первыми входами элемента ИЛИ, выход которого подключен к управляющему входу первого коммутатора, третьему информационному входу преобразователя параллельного кода в последовательный и информационному входу триггера, выход которого соединен с управляющим входом второго коммутатора, выходы блока оперативной памяти подключены к первым информационным входам второго коммутатора, выходы которого соединены с вторыми входами блока сумматоров по модулю два, выходы третьего вычитателя подключены к информационным входам третьего буферного регистра, вторым входам элемента ИЛИ и третьим информационным входам первого коммутатора, выходы четвертого вычитателя соединены с третьими входами элемента ИЛИ и четвертыми информационными входами преобразователя параллельного кода в последовательный, выходы первого буферного регистра подключены к информационным входам блока оперативной памяти и вторым информационным входам второго коммутатора, выходы второго и третьего буферных регистров подключены соответственно к третьим и четвертым входам блока сумматоров по модулю два, второй выход синхрогенератора соединен с тактовыми входами блока оперативной памяти, буферных регистров и триггера, третий выход синхрогенератора подключен к тактовому входу преобразователя параллельного кода в последовательный.

1559412

8, (л

Составитель О. Ревинский

Техред А. Кравчук Корректор И. Кучерявая

Редактор H. Лазаренко

Заказ 841 Тираж 661 Нодписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская иаб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул; Гагарина, 101