Устройство для обнаружения ошибок в параллельном коде

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи и переработки цифровой информации позволяет повысить быстродействие. Устройство содержит генератор 1 тактовых импульсов, 2P-канальный преобразователь 2 параллельного кода в последовательность импульсов и блоки 3 подсчета единиц. Благодаря введению узла 4 суммирования и контроля и соответствующим соединениям в устройстве обеспечивается распараллеливание процесса преобразования. 9 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1564733 (51) 5 Н 03 М 13/00, О 06 Е 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4340381/24-24, 4340379/24-24, 4340380/24-24; 4340382/24-24 (22) 08, 12. 87 (46) 15.05.90. Бюл. Р 18 (72) О.Н.Музыченко (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 1401464, кл. G 06 F 11/10, 1986.

Авторское свидетельство СССР

1285603, кл. Н 03 M 7/02, 1985.

Авторское свидетельство СССР

>! 1357960, кл. G 06 F 11/10, 1986. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В ПАРАЛЛЕЛЬНОМ КОДЕ

2 (57) Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи и переработки цифровой информации позволяет повысить быстродействие. Устройство содержит генератор тактовых импульсов, 2р-канальный преобразователь 2 параллельного кода в последовательность импульсов и блоки 3 подсчета единиц. Благодаря введению узла 4 суммирования и контроля и соответствующим соединениям в устройстве обеспечивается распараллеливание процесса преобразования. 9 з.п. ф-лы, 6 ил.

15647

33

+ 1 + g . При этом блок 14 не является модульным.

В том случае, когда узел 4 имеет выполнение по фиг. 6, реверсивный счетчик 11 блока З.i может быть выполнен с предустановкой кода числа

-входных разрядов в группе 5.(р + i) входов, при этом входы выполнены инверсными. Для режимов работы по модулю К блок 14 суммирования и реверсивные счетчики 11 выполнены функцио. нирующими по модулю К.

Пороговые блоки 15 в вариантах фиг. 4, 5 имеют порог А. Если выбрать исходное состояние счетчиков

q =2 .-К-1, тоА=2, при этом пороговые блоки 15. i вырождаются в соединение с прямого выхода последнего разряда счетчика

9 или 11.

Дешифратор 18 в варианте фиг. 4 представляет собой элемент И, прямые входы которого подключены к тем выходам блока 14, веса которых равны номерам единичных разрядов в двоичном представлении веса кода К + q, а инверсные входы - к остальным выходам блока 14 и выходу элемента ИЛИ 16.

Дешифратор 18 по вариантам фиг. 5 и

6 имеет такое же выполнение и подключение, кроме соединения с элементом 16 ИЛИ.

Узел 4 выполняется по фиг.. 4 при nг

K c — (, по фиг. 5 при J — (

- 2р) и по фиг. 6 йри К ) (n "2р), где и - число входов устройства, К - eec контролируемого равновесного кода.

Устройство работает следующим образом.

В исходном состоянии преобразователь 2 и счетчики в блоках 3 сброшены. При этом, если блок 4 выполнен по фиг. 4 - 6, а блок 3 - no фиг. 2, в счетчике 9.i записан код q. v 0 если блок 4 выполнен по фиг. 6; а блок 3 - по фиг ° 3, то в реверсивные счетчики 11.i записан код числа axo" дов 5.(р + i)

На входы 5 подается преобразуемый код и в случае выполнения преобразователя 2 на регистрах сдвига — записывается в эти регистры.

При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход преобразователя 2 последний преобразует параллельный код на вхоИзобретение относится к автоматие и вычислительной технике и может

ыть использовано при, создании сист1ем передачи и переработки цифровой ! информации.

Цель изобретения - повышение быстр одейст вия .

На фиг. 1 изображена блок-схема устройства; на фиг ° 2 и 3 - варианты выполнения блока подсчета единиц; на фиг. 4-5 - варианты выполнения ! зла суммирования и контроля.

Устройство содержит (фиг. 1) геератор 1 тактовых импульсов, 2р-каальный преобразователь 2 параллельoro кода в последовательность импульсов, р блоков 3 подсчета единиц и узел 4 суммирования и контроля.

На фиг. 1 обозначены входы 5, ин- 20 формационные выходы 6, контрольный выход 7 и выход 8 окончания работы.

Преобразователь 2, имеющий 2р групп входов (р = 1,2...) обеспечи1 вает преобразование входного кода, разбитого на 2р групп символов, в

2р последовательностей импульсов, число которых в. каждой последователь-! н сти равно числу единиц в соответс рвующей группе символов. Выполнение преобразователя 2 такое же, как в прототипе, например, на 2р регистрах сдвига.

Блок 3 подсчета единиц может быть реализован (фиг. 2) на счетчике 9 и полусумматоре 10, при этом его выходЫ суммы и переполнения соединены со счетными входами соответственно перврго и второго разрядов счетчика 9.

Б1 ок 3 подсчета единиц может быть реализован (фиг. 3) иначе на реверсивном счетчике 11 и первом и втором элементах ЗАПРЕТ 12, 13.

Узел 4 суммирования и контроля может включать в себя (фиг. 4-6) блок 4

l4 суммирования, пороговые блоки 15, первый и второй элементы ИЛИ 1бр 17 и дешифратор 18.

Блок 14 суммирования строится из сумматоров по пирамидальной схеме.

При этом те выходьь сумматоров, которые соответствуют весам W 4 А (А— порог блоков 15), являются первыми выходами 19 блока, выходы сумматоров с весами И Ъ A — вторые выходы 20.

Счетчики 9 (для случаев фиг. 4-6) могут быть выполнены и с предуста" новкой кода с ; Ъ О,р где i - номер блока 3 (i= 1 р), q. =-q, А=К+

1 1

5 156 дах 5. 1 l1 5.(р + i) в последовательности импульсов на своих i-ом и (р + i) îì выходах, причем число импульсов равно числу единиц в коде на соответствующих входах 5. Указанная пара последовательностей поступает на входы i-го блока 3 подсчета единиц.

Если этот блок З.i. выполнен по фиг. 2, то при поступлении импульса лишь на один вход полусумматора 1О к содержимому счетчика 9 прибавляется единица, а при поступлении импульсов на оба входа полусумматора !0 к содержимому счетчика 9 прибавляется число два.

Если блок 3. i выполнен по фиг. 3, то при поступлении импульса лишь на один вход блока он проходит через соответствующий элемент 12 или 13 на соответствующий вход счетчика 11.

Если же в блок 3.i приходит два импульса, то на счетчик 11 импульсы не проходят. Коды с выходов блоков 3.i поступают в узел 4, где блок 14 определяет код суммы входных кодов.

Работа продолжается таким образом до окончания преобразования входного кода преобразователем 2. Если узел 4 выполнен по фиг. 4 или 5, то это справедливо для случая, когда число единиц входного кода не превышает К. Для этого требуется п/2р тактов работы (п — число разрядов входного кода).

По окончании преобразования преобразователь 2 самоблокируется и на его выходе конца преобразования появляется единичный сигнал, который, проходя на выход 8, свидетельствует об окончании работы. На выходах 19 блока 14 будет при этом код числа единиц входного кода ° Если он равен коду числа.К, то на выходе 7 будет единичный сигнал, если этот код не равен коду числа К - нулевой. Этот код подается на выходы 6.

Если число единиц во входном коде больше К, то работа заканчивается до окончательного преобразования входного кода. В варианте узла 4 по фиг. 4 работа идет до появления единичного сигнала на выходе хотя бы одного порогового блока 15. i или на выходах 20 блока 14 или на выходе блока 15.(р+1). При этом сигнал с элемента ИЛИ 16 проходит на выход 8 и запирает дешиФратор 18. В варианте уз4733 ( ла 4 по фиг ° 5 работа будет идти до появления сигнала на выходе блока 15, проходящего на выход 8; на выходе 7 сигнал будет нулевым. То we будет и

5 при выполнении узла < по фиг. 6, ! так как по окончании работы преобразователя 2 (сигнал на выходе 8) на выходе 7 будет нулевой сигнал.

При работе устройства в режиме подсчета количества единиц по модулю

К оно работает следующим образом. В исходном состоянии преобразователь 2 и счетчики в блоках 3 сброшены, при этом в реверсивные счетчики 11 ° i записан, код числа входов 5.(p+i) по модулю К. На входы 5 подан контролируемый код. При поступлении тактовых импульсов с генератора 1 преобразо20 ватель ? преобразует параллельный код на входах 5.i и 5. (p+i) в последовательности импульсов на своих

i-ом и (p+i.)-ом выходах, с которых они поступают на входы блока 3. i.

25 Последний выполняется по фиг. 3. При поступлении импульса с i-го выхода преобразователя 2 на первый вход блока 3. i к содержимому его счетчика

11 прибавляется единица, при поступлении импульса с (p+i)-ro выхода преобразователя 2 на второй вход блока 3.i от содержимого его счетчика

11 вычитается единица. Если импульсы поступают одновременно на оба входа блока 3. i, то состояние его счетчи35 ка 11 не меняется. Работа продолжается до окончания преобразования входного кода преобразователем 2.

Коды с выходов блоков 3 суммируются

40 по модулю К в узле 4. По окончании преобразования входного кода преобразователь 2 самоблокируется и на его выходе конца преобразования появляется единичный сигнал, проходящий

45 на выход 8 устройства, что свидетельствует об окончании работы. На вы- ходах 6 блока 4 при этом будет код . числа единиц на входах по модулю К.

Уст ройст во может работа т ь та кже и в режиме Формирования остатка входного кода по модулю К. Для этого на входы 5,, i и 5. (p+i) подаются разряды входного кода, имеющие одинаковые значения остатка веса по модулю К, а j-ый разряд кода на выходах блока

55 подсчета единиц имеет вес (2 И,) (j-1

-mvdK = M ., где И; — значение остат3 ка по модулю К весов разрядов входного кода, подаваемых на входы 5.1

7 1564733 и 5. (p+i). При этом j-ый выход блока

З.i соединяется с входами блока 14 с весами, равными весам единичных разрядов в двоичном представлении числа ы„.

Тогда по окончании преобразования входного кода преобразователем ? на выходах блока 14 формируется код остатка по модулю К входного кода. 10

При малом числе разрядов входного кода с одинаковыми значениями остатков весов по модулю К, входы 5, соответствующие разрядам с наибольшими значениями остатков весов, могут соединяться с входами нескольких групп так, чтобы сумма остатков весов по модулю К для этих групп была равна остатку по модулю К веса соответствующего входа. 20

Таким образом, устройство позволяет осуществлять подсчет и контроль количества единиц входного кода по модулю К, а также формировать и контролировать остаток входного кода по 25 модулю К, обеспечивая повышение быстродействия так как требует, У ) гр1 тактов работы.

Формула изобретения

1. Устройство для обнаружения ошибок в параллельном коде, содержащее генератор тактовых импульсов, выход которого соедийен с тактовым входом

2р-канального преобразователя параллельного кода в. последовательность импульсов (р = 1,2...), первые (2р) -е информационные входы которого 40 являютая одноименными входами устройства, а первый - р-й выходы подключены к первым входам соответственно первого - р-го блоков подсчета единиц, отличающееся тем, 4 что, с целью повышения быстродействия, в устройство введен узел суммирования и контроля, (р+1)-й - (2р)-й выходы 2р-канального преобразоватеJlH параллельного кода в последова- 50 тельность импульсов соединены с вторыми входами соответственно первого - р-ro блоков подсчета единиц, выходы которых и выход окончания работы 2р-канального преобразователя параллельного кода в последовательность импульсов подключены соответст венно к первым - р-м и (р+1)-му входам узла суммирования и контроля, первые, второй и третий выходы которого являются соответственно информационнымии выхода ми контрольным выходом и выходом окончания работы устройства.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок подсчета единиц содержит счетчик и полусумматор, первый и второй входы которого являются одноименными входами блока, выходы суммы и переполнения полусумматора соединены со счетными входами соответственно первого и второго разрядов счетчика, выходы которого являются выходами блока.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок подсчета единиц содержит реверсивный счетчик и первый и второй элементы

ЗАПРЕТ, разрешающий вход первого и запрещающий вход второго элементов

ЗАПРЕТ обьединены и являются первым входом блока, разрешающий вход второго и запрещающий вход первого элементов ЗАПРЕТ обьединены и являются вторым входом блока, выходы первого и второго элементов ЗАПРЕТ подключены к суммирующему и вычитающему входам реверсивного счетчика, выходы которого являются выходами блока.

4. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что узел суммирования и контроля содержит первый - (р+1)-й пороговые блоки, дешифратор, первый и второй элементы

ИЛИ и блок суммирования первые— р-е входы которого обьединены с соответствующими входами соответственно первого - р-го пороговых блоков и являются первыми - р-ми входами узла, первые выходы блока суммирования подключены к соответствующим входам дешифратора и (р+1) -го порогового блока и являются первыми выходами узла, вторые выходы блока суммирования и выходы всех пороговых блоков соединены с входами первого элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ и стробирующему входу дешифратора, выход которого является вторым выходом узла, второй вход и выход второго элемента ИЛИ являются соответственно (р+1) -м входом и третьим выходом узла.

5. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что узел суммирования и контроля содержит по9 1 роговый блок, дешифратор, элемент

ИЛИ и блок суммирования, первыер-е входы которого являются одноименными входами узла, выходы блока сум- мирования подключены к соответствующим входам дешифратора и порогового блока и являются первыми выходами узла, выход дешифратора является вторым выходом узла, выход порогового блока соединен с первым входом элемента ИЛИ, второй вход и выход которого являются соответственно (р+1)-м входом и третьим выходом узла.

6. Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел суммирования и контроля содержит дешифратор и блок суммирования, первые " р-е входы которого являются одноименными входами узла, выходы блока суммирования подключены к входам дешифратора и являются первыми выходами узла, выход дешифратора является вторым выходом узла, (р+1)-й вход узла соединен с его третьим выходом.

7. Устройство по и. 4, .о т л ич а ю щ е е с я тем, что блОк суммирования содержит Jlog

64733 1О сумматоров, соединенных по пирамидальной схеме, входы сумматоров первой группы являются соответствующими

5 входами блока, выходы сумматоров посю ледней группы с весами W (A, где

А - порог первого -- (р+1)-ro порогового блока, являются первыми выходами блока, выходы сумматоров всех групп с весами W ) А являются вторыми выходами блока.

8. Устройство по пп. 2-5, о т л ич а ю щ е е с я тем, что i""é счетчик (i = 1,р) выполнен с предустановР кой кода Ч; ", Q q - = q А =

1-1

=К+ 1+q.

9. Устройство по пп. 3 и 6, о тл и ч а ю щ е е с я тем, что ревер20 сивные счетчики и блок суммирования выполнены по модулю К.

10. Устройство по пп. 3 и 6» О тл и ч а ю щ е е с я тем, что i É . реверсивный счетчик выполнен с пред25 установкой кода числа (p+i)-х информационных входов 2р-канального. преобразователя параллельного кода в последовательность импульсов, выполненных инверсными.

1564733

Составитель О. Ревинский

Техред м. 1оргентал Корректор О.Кравцова

Редактор M.Òîâòèí

Заказ 1166

Подписное

Тираж 660

РНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г,Ужгород, ул.Гагарина, 101