Устройство для дифференцирования логических функций

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной поддержки вычислений в системах синтеза и анализа цифровых автоматов, диагностики цифровых устройств, сжатия данных, обработки изображений, управления роботами - манипуляторами, синтеза топологии БИС. Цель изобретения - расширение функциональных возможностей устройства за счет обработки систем логических функций. Поставленная цель достигается тем, что устройство содержит блок 1 формирования наборов, (K<SP POS="POST">N</SP>-1) сумматоров 2 по модулю K, где N - число переменных логических функции, K - значность логической функции, K<SP POS="POST">N</SP> коммутаторов 3 и блок 4 синхронизации. 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 5 G 06 F 15/32

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ

4t) ф Г

13

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

llPH ГКНТ СССР (21) 4467906/24-24 (22) 10.08.88 (46) 23.05.90. Бюл. >I 19 (71) пинский радиотехнический институт (72) В.М.Дашенков, E. Н.Зайцева, В.Д.Тупиков, В.П.Пмерко и С.Н.Янушкевич (53) 681.325(088.8) (56) Авторское свидетельство СССР 1,168925, кл. G 06 F 7/04, 1984.

Авторское свидетельство СССР и 1277089, кл. G 06 F 7/04, 1986. (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ ЛОГИЧЕСКИХ ОУНКЦИ!Ч (57) Изобретение относится к цифровой вычислительной технике и может быть

„.Я0„„156ЯЩ А1

2 использовано для аппаратной поддержки вычислений в системах синтеза и анализа цифровых автоматов, диагностики цифровых устройств, сжатия данных, обработки изображений, управления роботами-манипуляторами, синтеза топологии БИС. Цель изобретения — расширение функциональных возможностей устройства за счет обработки систем логических функций.

Поставленная цель достигается тем, что устройство содержит блок 1 фор.мирования наборов (К"- 1) сумматоров 2 по модулю К, где и-число переменных логической функции, К— значность логической функции, К коммутаторов 3 и блок 4 синхронизации. 8 ил.

1566365

X(o)

Xt Х1

0 О

0 О

° ° ° Х „ ...0 ...1

Х

° ° ° (K-1) (К-1) :.:(К-1) (o)

XО (1)

° ° е Х о

Х(0„! к -1 (и

X„n

1 -

° ° ° (к -< I

Х „ ("-1)

40

1 1

1 ° .

ЗХ = М „КА1Ч (войк)

k по координате Y (2) 5

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной поддержки вычислений в системах синтеза и анализа цифровых автоматов, диагностики цифровых устройств, сжатия данных, обработки изображений, управления роботами-манипуляторами, синтеза топологии БИС.

Целью изобретения является расширение Функциональных воэможностей за счет обработки систем логических функций.

На Фиг. 1 представлена схема устройства, на Фиг. 2 - схема блока формирования наборов, на Фиг. 3 схема блока синхронизации;на фиг,4временная диаграмма функционирования блока. синхронизации, на Фиг. 5операционный граф Функциониррвания устройства в режиме дифференцирования логической Функции по координате

Х, на Фиг. 6 - операционный граф функционирования устройства в режиме дифференцирования логической функции по координате Y, на Фиг. 7 - пример дифференцирования системы булевых

Функций по координатам X и У;, на фиг. 8 " пример дифференцирования

30 системы логических функций по координатам Х и Y при К = 3 и и = 2 .

КАИ =1Х о о ° X

1о

1 в которой положение каждого из векторов Х . определено его весом

Интерп етировав таким образом систему

RAN в плоскости координат Х = Х, X "

X „ Y = j, определим операто- 45 ры дифференцирования системы ФМЛ в матричном виде следующим образом: по координате Х вЂ” RAN M (modK), 8RAN

BY 1,h где матрица дифференцирования М > размерности К" К" имеет вид:

Устройство для дифференцирования логических функций содержит блок 1 формирования наборов, (К" - 1) сумматоров 2 по модулю К, где и и К - соответственно число переменных и значность логических функций, и коммутаторов 3 и блок 4 синхронизации.

Блок 1 формирования наборов содержит К" коммутаторов 5 и 1 регистров 6, Блок 4 синхронизации содержит элемент 7 задержки, триггер 8, генератор 9 тактовых импульсов, счетчик

10, элемент 11 сравнения и регистр

12.

Зададим Функцию многозначной логики (ФМЛ) (К - значность, целое, простое) в виде вектора значений Х на упорядоченных в лексикографическом

Ь 6х 6 порядке наборах переменных Х 1 X .. X

1 1 л

Систему из К ФМЛ Ä (X), j

О,K -1 и переменных представим в к виде квадратной матрицы RAN составленной из векторов значений Xg: а суммирование выполняется по модулю К.

При этом р-кратные произвольные по координатам Х и Y системы ФМЛ, заданных КАМ-матрицей, определяются соотношениями: (o-<1

М д, - (plod K) (3 )

ЭХ «" аХ1 1 а " КЛМ Д"" КЛМ вЂ” M

gY(P) BY(P

5 15663

Устройство реализует математические модели ()) и (2)), при этом учитывается свойство периодичности: (5) x(p) g X (k "t+p ) RAN д RAN

У (),» +p) B Y(I

I (6) 10

30 (ol

Х,„, (I) х (o)

»I- 2 (i)

Х -2 (о) о (1) о

ВЛИ= Х, Х,)... Х !

III-1 I O е ° ° < (к"- ) (»"- ) (u - ) 3Yt .

8У (())

j(X + Х „) ,," 1 k»- о (о) () (),"- )

° °

40 т.е. начиная с элемента со старшим порядковым номером. Однако в резульB RAN

45 тирующей матрице, данная стро3У ка будет записана следующим образом: с (Х о + зу (Х

lc"- 2

=(х . х „

» 1<» 2

Рассмотрим работу устройства при вычислении производной первого порядка (р = 1) системы логических функций. д " " ВАИ a"" Ау

2 где 0 (р( — О, 1, 2, Выражения (5) и (6) позволяют вычислять производные от первого до

I -го порядка. Другими словами, если необходимо вычислить производную (К"t + р)-ro порядка по координате

Х или У, то на основании (5) и (6) можно ограничиться вь)числением производной порядка р.

Особенностью устройства является возможность восстановления системы

ФМЛ, если в качестве исходных данных заданы производные этих фМЛ. При этом не изменяется характер связей компонентов устройства и характеристики информационных обменов. Возможность восстановления системы логив первом режиме вводится по столбцам х

J и на выходе формируется столбец мат3 RAM рицы (Х + X ) Х 3

Во втором режиме матрица RAN вводится по строкам в следующем порядке

Y(J при этом на выходе устройства форми1 BRAN руется строка матрицы, продифзу ференцированная по координате У, и записывается в виде:

65 6 веских функций по логическим производным этой системы реализуется путем изменения дисциплины загрузки исходных данных.

Выражения (5) и (6) определяют процедуру восстановления (интегрирования) логических функций по их производным, которая заключается в (К " — р)-кратном дифференцировании производнои порядка р.

|т)

„,»

Уст ройст во работа ет в двух режимах. с

Первый режим позволяет осуществить дифференцирование (интегрирование) логической функции по координате Х, второй режим — по координате Y. Режим работы устройства задается путем организации способа загрузки блока

1 формирования наборов и заключается в следующем. Матрица исходных логических данных т.е. начиная с элемента с младшим порядковым номером.

1566365

3, заданной в виде матрицы RAN, координате Х: по

1 (RAN= Õ (° ..(X о — - — - = (1 1 1 1 1 1 1 1 1

Эти вычисления выполняются для всех

20 столбцов матрицы RAN. В рассматриваемом примере результат вычислений имеет вид:

Д RAN

Д Х

Рассмотрим функционирование устройства, когда необходимо вычислить производную второго порядка системы логических функций по координате Y.

Этот случай, как и предыдущий,„иллюстрируется на фиг ° 9 и соответст40 вует нижней окружности (последовательное дифференцирование выполняется по часовс" стрелке). Система логических функций задается той жа ма-рицей RAN, что и в предыдущем

45 случае.

В блок 1 формирования наборов за носится вектор исходных данных

Y) =(E 2 E E E 1 1 211

Элементы вектора поступают на входы сумматоров 2 по модулю К. Представленный на фиг. 7 операционный граф функционирования устройства в режиме

55 дифференцирования по координате Y позволяет записать дифференцирование системы логических функций как

X . = X + Х ((modk) (10) Пусть необходимо вычислить первую производную системы из девяти логических функций двух переменных при

Вектор значений Х < — (1 1 ! 1

1 1 1 13 вводится в блок 1 формирования наборов. С выходов блока 1

Формирования наборов элементы вектора Х g поступают на входы сумматоо ров ? по модулю К. На фиг. 6 представлен операционный граф функциони,рования устройства в режиме дифференцирования системы логических Функций по координате Х, позволяющий записать дифференцирование системы логических Функций поэлементно

X = Х" .+ Х (modK) ° (9)

j !

На входы сумматоров 2 по модулю К поступают элементы вектора Х а

j ах, на выходах формируется вектор

Х Например, в данном случае на первый аход сумматора 2, по модулю К поступает значение элемента Х," = 1, а и1 на второй вход - Х, = 1, на выходе формируется нулевой элемент вектора — равный (Х + Х,") = 2. Анало-;йчно функционируют все сумматоры

2 по модулю К. В результате формируется вектор — =(222222221) дХ

Затем в блок 1 формирования наборов заносится вектор

Х =j222222222) и выполняется аналогичное вычисление дХ вектора — . При этом на выходы

QX устройства передается вектор

1 2

1 2

1 2

1 7

1 2

1 2

1 ?

1 2

1 2

1 1 1 1 1 2

110212

1 1 1 1 1 2

020202

0 1 1 1 0 2

0 2 0 2 0 2

?21122

?20222

? 1 1 1 2 2

2 1 2

? 1 2

2 1 1

2 1 D

2 1 0

2 1 2

2.1 1

2 1 1

1 0 2

0 1 0

0 1 0

0 1 0

0 E 0

0 1 0

0 1 О

0 1 0

0 1 0

1 1 1

2 1 2

2 1 2

1 1 2

0 1 2

0 1 2

2 1 7

1 1 2

1 1 2

201

1 66365

15

20 строка де:

30 получим

1 1 0 21 1 1 20

112111112

112001002

112111112

1 1 1 1 21? 1 1

111201021

111121?11

Э ВЫ

ЭУ (() 1001

0 1 1 0

0110 ()вы

3 X(1l.

В данном случае на выходах сумматору о ров 2 формируется вектор

ЭУ вЂ” (О О 2 2 2 2 О О 1). :ри этом через коммутаторы 3 осуществляется пеЭУ резапись вектора в блок 1 форЭУ. ! мирования наборов. После этого выполняется дифференцирование вектора

Э УЕо ау в соответствии с (4). Результат

Э(1) У

=(0211120!1

ЭУ с выходов сумматоров 2 через коммутаторы 3- передается на входы уст-! ройства. Однако в результирующей а() или матрице — т-, как указано выше, записывается в ви(2) (, )=(110211120) Таким образом, аналогично вычис (т) RAN лив другие строки матрицы

Вычисление логических интегралов выполняется аналогично в соответствии с (7) и (8). Пусть необходимо восстановить систему булевых функций, заданную матрицей

В соответствии с (3) и (7) необходимо выполнит ь дифференцирование. каждой из исходных булевых функций

Х< (3 = О, ..., К" — 1). В этом случае устройство функционирует аналогично рассмотренным выше примерам

55 вычисления производной порядков р и первого. На фиг. 10 приведен пример дифференцирования системы булевых функций, из которого также видно, что для восстановления исходной матрицы необходимо найти вторую производную

З(" ВАЯ

ЭХ

Формула изобретения

Устройство для дифференцирования логических функций, содержащее блок синхронизации и блок формирования наборов, причем с первого по К -й (где К - значность логической функции, и - число переменных логической функции) информационные входы устройства подключены соответственно к информационным входам с первого по

Ь

К-й первой группы блока формирования наборов, первый и второй управляющие входы которого подключены соответственно к первому и второму выходам блока синхронизации, вход запускаостанова и вход режима которого подключены соответственно к входу запуска-останова и к (К" + 1)-му информационному входу устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обработки систем логических функций, оно содержит с первого по (К вЂ” !)-й сумматоры по модулю К и с первого по К -й коммутаторы, причем первый выход блока формирования наборов подключен к первому информационному входу первого сумматора по модулю К, а-й выход блока формирования наборов (где а = 2, ..., .К " -1) подключен к первому информационному входу а-ro сумматора по модулю К и к второму информационному входу (а +

+ 1)-ro сумматора по модулю К, выход

Ь-го сумматора по модулю К (где Ь и — 1, ..., К вЂ” 1) подключен к информационному входу Ь-го коммутатора, К -й выход блока формирования наборов подключен к второму информационному входу (К вЂ” 1) -го сумматора по модулю К и к информационному входу и

К -го коммутатора, первый выход с-го коммутатора (где с = 1, ° .., К ) подключен к с-му информационному вхо -.. ду второй группы блока формирования наборов, третий выход блока синхронизации подключен к управляющим вхо" и дам коммутаторов с первого по К -й, второй выход с-ro коммутатора подключен к с-му выходу устройства.

1 )6636

Сигнал пуска

Генератор 3 импульс

Злеюнт 11

Цаонгния

Т етса оыкИ ою4 cumхронизации

Первый выход йюка 9 синхронизации

/1ерйй Входа

Йока Ф син4юизации о и и оыкоо

&аж 4 аихрЯииции

1566365

1

% ф ирнетика пп мадумв

4 ь (I y

Ь

Фялм ют

ВЯЛ}7 дт

Ясу, ду д ЯЛ К

Эхг

127 020

I20 020

27 020

20 020

122 020

12О 020

122 020

000 }21

722 171

I2

021

721 аг оо

221

OZO O27

О01 7Z7 }а

120 111 02I

007 аао }0

122 202 227 оа} 212 То !

22 020 22

000 121 000 !

22 }11 221

21 1

272 010

212

112

012

012

272

112

112

221

27 Т 010

21О 010

210 070

272 0}0

o}o

217 010

111

ОЛЯ

ЮЛ

122

} 21 202

121 171

72О 202

} 20 17 Т

} 20 202

122 177

722 202

121

727

021

027

110 211 022

170 101 022

112 002 I70

112 222 110

1}2 002 110

010 201

711 010 207

9 ЯЛЯ отв

Редактор В.Петраш

«»

Заказ 1223 Тираж 566 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат

1

%

3

Составитель В.Смирнов

Техред M,Дидык Корректор В.Каба}}ий

"Патент, г ° Ужгород, ул. Гагарина, }01