Устройство сопряжения многопроцессорной системы

 

Изобретение относится к вычислительным системам и многомашинным комплексам, а также к локальным сетям реального времени. Целью изобретения является повышение производительности и надежности работы многопроцессорной системы. Устройство позволяет создать магистраль сопряжения на основе двунаправленных шин передачи и приема по 16 разрядов, образующих кольцо данных, и двунаправленных шин синхронизации, совмещенных для прямого и обратного каналов, а также шины управления и линии арбитража. Магистраль объединяет модули сопряжения, установленные в секции, причем магистраль сопряжения может иметь длину десятки метров. Простота сопряжения многопроцессорной системы обеспечивает ее высокую надежность и эффективность передачи данных, а также простоту программирования межпроцессорных взаимодействий в кластере. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

С 06 Р 13/42 н(Ф f

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (2.1) 4369115/24-24 (22) 26,10.87 .(46) 30.06.90. Бюл, Р 24 (71) Институт ядерных исследований

АН СССР (72) В.И. Виноградов (53) 681.325(088,8) (56) Гореликов Н,И, и др. Интерфейс для программируемых приборов в системах автоматизации эксперимента, М,:

Наука, 1981.

Авторское свидетельство СССР

Р 1403068, кл, G 06 F 13/42, 1986. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение относится к вычислчтельным системам и многомашинным комплексам, а также к локальным сетям реального времени. Целью изобретения

Изобретение относится к вычислительным системам и многомашинным комплексам, а также к локальным сетям реального времени.

Целью изобретения является повышение производительности и надежности многопроцессорной системы.

На чертеже показана функциональная схема предлагаемой многопроцессорной системы;

Многогроцессорная система включает в себя магистраль l сопряжения, содержащую .шины передачи DM шины при ема DR шину управления УПР, шину готовности ГЭ и нину готовнос;и канала ГК, а также линии арбитража, „„Я0„„1 75195 А1 является повышение производительности и надежности работы многопроцессор- ной системы. Устройство позволяет создать магистраль сопряжения на основе двунаправленных шин передачи и приема по 16 разрядов, образующих кольцо данных и двунаправленных шин синхронизации, совмещенных для прямого и обратного каналов, а также шины управления и линии арбитража.

Магистраль объединяет модули сопряжения, установленные в секции, причем магистраль сопряжения может иметь длину десятки метров. Простота сопряжения многопроцессорной системы обеспечивает ее высокую надежность и эффективность передачи данных, а также простоту программирования межпроцессорных взаимодействий в кластере.

1 ил. С включающие шину запроса магистрали сопряжения ЗПР, шину блокировки БЛК и линию разрешения арбитра, модули 2 сопряжения, системные интерфейсные модули 3.

Панные записи системной магистрали 4 поступают на вход 5 данных двунаправленных усилителей-формирователей 6, выход 7 которых поступает на вход 8 буферного регистра 9, выход которого поступает на информационный вход 1О согласующих схем !1 передачи, Информационный выход приемных согласующих схем 12 поступает на вход 13 двунаправленных усилителей-формирователей 14, выход данных! 575195 которых соединен с,шиной 15 чтения ,данных системной магистрали. Шина ;управления системной магистрали 4, соединена с входом 16 дешифратора 17 команд, выход записи которого соеци) нен с входом 18 аписи цвунаправлепных усилителей-формирователей 6, а выход чтения соединен с входом 19 чтения двунаправленных усилителей1 формирователей 14. Выход записи за;просов дешифратора 17 команд соеди.! !

;нен с входом 20 стробирования триг-! геров 21 готовности данных и готов ности канала 22, первые выходы кото.рых поступают соответственно на вход

23 управления согласующих схем 11 передачи, а вторые выходы — на первый вход 24 элемента И 25 чтения состояния триггера 22 готовности канала, 20, выходы которых поступают на входы !, 28 и 29 шины готовности системной

1 магистрали 4. Выход управления приемных согласующих схем 12 соединен с установочными входами 30 триггера 3! готовности данных и триггера готовности канала. Линии связи соединены с входами 32 приемных согласующих схем 33 модуля 2 сопряжения, выход данных которых соединен с входами

34 двунаправленных усилителей-форми1 рователей 35;прямой передачи и с входами 36 двунаправленных усилителейформирователей 37 обратной передачи.

Выходы двунаправленных усилителейформирователей 35 прямой передачи соединена с шиной 38 передачи, входы двунаправленных усилителей-формирователей обратной передачи соединены 4О с шиной 39 приема магистрали сопряжения. Информационный вход 40 дешифратора команды адресации номера кана ла соединен с шиной передачи магистрали сопряжений. Выход управления приемных согласующих схем 33 соединен с управляющим входом 41 двунаправленных усилителей-формирователей 42 прямой передачи сигнала готовности данных, выход которого соединен с входом шины 43 готовности дан50 ных, с управляющим входом 44 двуна.правленных усилителей-формирователей 45 передачи сигнала готовности канала, выход которого соединен с шиной 46 готовности канала, с управляющим входом 47 двунаправленных уси-, 1 лителей-формирователей 48 передачи сигнала управления, выход которого соединен с шиной 49 управления магистрали сопряжения.

Выход готовности данных приемных согласующих схем 33 соединен с первы входом 50 первого элемента И 51, на второй вход 52 которого поступает выход управления (приемник) согласующих схем 33 и выход которого соединен с информационным входом 53 триггера

54 запроса арбитра и с первым входом 55 третьего элемента И 56, выход которой соединен с шиной 57 запроса.

Выход разрешения доступа к магистрали сопряжения соседнего (правого) моцуля соединен с первым входом 58 четвертого элемента И 59, второй вход 60 которого соединен с шиной 61 блокировки, а выход соединен со стробирую-щим входом 62 триггера 54 запроса арбитра, инверсный выход которого поступает на первые входы 63-67 управления двунаправленных усилителей-формирователей 35 прямой передачи двунаправленных усилителей-формирователей

37 обратной передачи, двунаправленных усилителей-формирователей 42 прямой передачи сигнала готовности данных, двунаправленных усилителей-формирователей 45 передачи сигнала готовности канала,-двунаправленных усилителейформирователей 48 передачи сигналов управления соответственно, на первый вход 68 второго элемента И 69 и на второй вход 70 третьего элемента

И 56.

Задержанный выход четвертого элемента И 59 поступает на второй вход

71 второго элемента И 69, выход которого поступает через соответствующую линию 72 разрешения арбитра на следующий (левый) модуль сопряжения, Первый выход 73 дешифратора 74 команды адресации номера канала соеди.— ., нен с входом 75 сброса триггера 54 запроса арбитра и с входом 76 сброса триггера 77 адресации, установочный вход 78 которого соединен с вторым выходом дешифратора 74 команды адресации номера канала, а инверсный выход соединен с вторыми управляющими входами 79-82 двунаправленных усилителей-формирователей 35 прямой передачи, двунаправленных усилителей-формирователей 37 обратной передачи, двунаправленных усилителей-формирователей 42 прямой передачи сигнала готовности данных, двунаправленных усилителей-формирователей 45,передачи

9 6 стробирующем входе 62 триггера 54 запроса арбитра он устанавливается в

"1", а сигнал с его инверсного выхода блокирует на входе 70 прохождение запроса через третий элемент И 56 на магистраль сопряжения, одновременно разрешая по входу 63 прохождения передаваемых данные на магистраль сопряжения, по 65 передачу сигна" ла готовности данных на шину 43, по входу 64 обратный прием статусной информации с шин приема магистрали

1 сопряжения и по входу 67 прямую передачу управляющего признака ка магистраль сопряжения.

При приеме данных признак управления с шины 49 магистрали сопряжения поступает на вход всегда открытых двунаправлечных усилителей-формирователей 48, выход 90 которого поступает на вход дешифратора 74, на второй вход 40 которого поступают сигналы с шины передачи, а выход подключен на установочный вход 78 триггера 77 адресации, выход которого поступает на входы 79-81.

Таким образом, коммутируется кольцевой тракт прямой и обратной передачи между соответствующими процессорами с помощью двух идентичных модулей сопряжения. С выходов открытых двунаправленных усилителей-формирователей данные поступают на вход 86 и вход 92 согласующих схем 87 передачи и по вы- деленным линиям связи в системный интерфейсный модуль на входы приемных согласующих схем 12 информационного выхода приемных согласующих схем данных поступают на вход 13 двунаправленных усилителей-формирователей 14, выход управления приемных согласующих схем подключен на установочные входы

30 и 31 триггеров готовности данных и готовности канала. Выход триггера готовности данных поступает на первык вход 24 элемента И 25, на второй вход которого поступает сигна.r с дешифратора команд для опроса состояния готовности по команде процессора.

Выход этого триггера также используется как запрос прерывания в процессор в случае его размаскирования.

Затем по команде с выхода чтения дешифратора !7 осуществляется чтение данных,с двунаправленных усилителейформирователей 14 по шине 15 чтения на системную магистраль (в процессор).

По этой команде сбрасывается триггер

l 5751 сигнала готовности канала соответственно. Второй управляющий вход 83 двунаправленных усилителей-формирова. телей 48 передачи сигналов управле5 ния подключен к земле.

Выходы двунаправленных усилителейФормирователей прямой 84 и обратной

85 передачи соединень. с входом 86 данных согласующих схем 87 передачи сигналов. Управляющие выходы 88-90 двунаправленных усилителей-формирователей 42 прямой передачи сигналов готовности данных, передачи сигнала готовности канала 45, передачи сигналов управления 15

48 соединены с управляющим входом 91 дешифратора 74 команды адресации номера канала и с управляющим входом 92 согласуюших схем 87 передачи.

- Устройство работает следующим образом.

При передаче данных по команде передающего процессора дешифратор ко-.. манд системного интерфейсного моду- . ля 17 по входу 18 записи открывает двунаправленные усилители-формирователи 6, при этом с шины записи системной магистрали через вход 5 двунаправленных усилителей-формирователей -данные поступают на выход 7 и затем на 30 вход 8 буферного регистра 9, с выхода которого данные поступают на вход 10 согласующих схем ll передачи, на вход

23 которых одновременно поступает сигнал готовности данных с триггера готовности данных, устанавливаемого по этой же команде дещифратора 17 команд.

В случае передачи адресуемой коман- . ды дополнительно передается признак 40 управления, который поступает по линиям связи на вход 32 приемных согласующих схем 33 модуля сопряжения, с выхода данных которых данные поступают на входы 34 двунаправленных усили- 45 телей-формирователей 35 прямой передачи. Одновременно с выхода управления схем 33 приемных согласующих поступает сигчал готовности данных на вход 41 и признак управления (если 50 это адресуемая команда управления) на вход 47, сигналы гoToBHocTH данных и управления поступают одновременно на соответствующие входы 50 и 52 первого элемента И 51, с выхода которого сигнал поступает на информацион-. ный вход 53 триггера 54 запроса арбит-. ра и на вход 55 третьего элемента

И 56. При появлении разрешения на :5 5195 э ,, 2 готовности канала, первый выход которого поступает на вход 23 согласующих схем 11 передачи, с выхода которых по соответствующей линии связи сигнал проходит через приемные со5 гласующие схемы 33 и далее поступает на вход 44 открытых двунаправленных усилителей-формирователей 45, принийающего сопряжения модуля для переда!

О 4н его на шину 46. Этот сигнал постуПает на двунаправленные усилителиформирователи 45 другого (передаюЩего) модуля сопряжения и проходит

1 на вход 92 согласующих схем 87 n:åðå15 дачи, выход которых поступает через линию связи на вход приемных согласующих схем 12 передающего системного йнтерфейсного модуля, выход управления которых поступает на вход 31 триг-2О гера 22 готовности канала передаюР фего модуля, выход которого поступает а первый вход 26 элемента И 27 фля считывания в режиме программного фпроса сйгналом дешифратора. 15

Обратная передача статусной информации осуществляется подобно передаче сигнала готовности канала по подготовленному адресуемой командой каналу связи. После передачи требуемого бло- 3О ка данных передающий модуль по команде процессора передает адресуемую команду конца передачи, которая декоди1 уется на дешифраторе 74 приемного модуля, выход которого поступает на вход 75 сброса триггера 54 запроса арбитра и на вход 76 сброса триггера 77 адресации и сбрасывает их в нулевое состояние. При этом выход триггера адресации закрывает все заранее под- 4О готовленные тракты прямой и обратной передачи данных. При отсутствии при-. знака управления происходит передача шестнадцати разрядных данных по тем же каналам связи. B случае адресации модулем самого себя, в частности замыкается в кольцо тракт прямой и об-. ратной передачи, образуя замкнутое кольцо данных, что удобно для полной автономной налацки всех режимов передачи и приема данных одним комплектом аппаратуры. При этом входы и выйоды двунаправленных усилителей-фориирователей на магистраль сопряжеНня становятся общими точками приемайередачи, синхронизации и управлеКИЯ, Многопроцессорная система реализована в конструктивах КАМАК, Ее магистраль сопряжения выполнена в виде дополнительной отдельной магистрали, которая располагается над основной.

Она легко может наращиваться гибким кабелем.

Модуль сопряжения выполнен на огдельной плате и представляет само-". стоятельный модуль, Другой вариант этого модуля двойной ширины дополняется системным интерфейсным модулем (отдельной платой) и обеспечивает связь с микроЭВМ крейта по основной магистрали КАМАК, в которой устанозлены .все другие модули сопряжения, В третьем варианте в этот модуль дополнительно включается встроенный микропроцессор. формула и з о б р е т е н и я

Устройство сопряжения многопроцессорной системы, содержащее системную магистраль, системный интерфейсный модуль, контроллер сопряжения е

ЭБМ, причем системный интерфейсный модуль содержит двунаправленные усилители-формирователи, дешифратор команд, буферный регистр, триггер готовности данных, триггер готовности канала, элемент И чтения состояния триггера готовности данных, элемент И чтения состояния триггера готовности канала, вход-выход контроллера сопряжения с ЭВМ подключен через шины записи данных, чтения .данных, управления и готовности системной магистрали соответственно .к входу данных, выходу данных двунаправленных усилителей-формирователей, к входу дешифратора команд и к входам элементов И чтения состояния триггеров готовности дан" ных, и канала системного интерфейсного модуля, первые входы элеменгов И чтения состояния триггеров готовности данных и канала подключены к вторым выходам соответствующих триггеров, а вторые входы элементов И чтения состояния триггеров готовности данных и канала соединены соответственно с выходами опроса готовности данных и канала дешифратора команд, выход записи запросов которого подключен к стробирующим входам триггера готовности данных и триггера готовности канала соответственно, выход чтения дешифратора команд подключен к входу чтения двунаправленных усилителейформирователей, о т л и ч а ю щ е е1О с я тем, что, с целью повышения; производительности и надежности работы многопроцессорной системы, в нее введены магистраль сопряжения, 5

Н-1 системных интерфейсных модулей, входы-выходы которых соединены через системную магистраль с входами-ныходами соответствующих контроллеров сопряжения с ЭВМ, Н модулей сопряжения (Н вЂ” количество процессоров), причем каждый модуль сопряжения содержит приемные согласующие схемы, согласующие схемы передачи, двунаправленные усилители-формирователи прямой передачи, обратной передачи, прямой передачи сигнала готовности данных, передачи сигнала. готовности канала, передачи сигнала управления, дешифратор команды адресации. номера канала,.О триггер запроса арбитра, триггер адресации, элемент задержки, первый, второй, третий, четвертый элементы И, однонаправленный усилитель, при этом выходы двунаправленных усилителей- 25 формирователей прямой передачи, прямой передачи сигналов готовности данных, передачи сигнала готовности канала, передачи сигнала управления и входы двунаправленных усилителей-фор- gp мирователей обратной передачи каждо-го i-ro модуля сопряжения через шины передачи готовности данных, готовности канала, управления и приема магистрали сопряжения подключены соответственно к выходам двунаправленных усилителей-формирователей прямой гередачи, прямой передачи сигналов готовности данных, передачи сигнала готовности канала, передачи сигнала управления и к входам двунаправленных усилителей-формирователей обратной передачи остальных модулей сопряжения, информационный вход дешифратора команды адресации номера канала

i-ro модуля сопряжения через шину передачи подключен к выходам двунаправленных усилителей-формирователей прямой передачи каждого модуля сопряжения, выход второго элемента И

i-ro модуля сопряжения через соответствующую линию разрешения арбитра соединен с первым входом четвертого элемента И (i-1)-го модуля сопряжения (1(ЫН), выход третьего элемента И

i-ro:модуля сопряжения через шину запроса магистрали сопряжения подключен к первому входу четвертого элеменга И (Н-1)-ro модуля сопряжения, выход однонаправленного усилителя х-го модуля сопряжения через шину блокировки соединен с вторым входом четвертого элемента И каждого модуля сопряжения, входы приемных согласующих схем и выходы согласующих схем передачи i-ro модуля сопряжения через линии связи подключены к выходам согласующих схем передачи и входам приемных согласующих схем 2-го системного интерфейса модуля, выход данных при.емных согласующих схем модуля сопряжечия соединен с входами двунаправленных усилителей-формирователей прямой передачи и с входами двунаправленных усилителей-формирователей обратной передачи, выход управления приемных согласующих схем соединен с управляющими входами двунаправленных усилителей-формирователей прямой передачи сигнала готовности данных, передачи сигнала готовности канала, передачи сигнала управления, с вторым входом первого элемента И, выход готовности данных приемных согласующих схем подключен к первому входу первого элемента И, выход которого подключен к информационному входу триггера запроса арбитра и к первому входу третьего элемента И, выход четвертого элемента И подключен к страбирующему входу триггера запроса арбитра и через элемент задержки к второму входу второго элемента И, инверсный выход триггера запроса арбитра подключен к первым входам управления двунаправленных усилителей-формирователей прямой передачи, обратной передачи, прямой передачи сигнала готовности данных, передачи сигнала готовности канала, передачи сигналов управления, к первому входу второго элемента И и к второму входу третьего элемента И, прямой выход триггера запроса арбитра соединен с входом однонаправленного усилителя, первый выход дешифратора команды адресации номера канала соединен с входом сброса триггера адресации и триггера запроса арбитра, управляющие выходы двунаправленных усилителей-формирователей передачи сигналов управления, прямой передачи сигнала готовности данных, передачи сигнала готовности канала соединены

1 с управляющим входом согласующих схем передачи и с управляющим входом дешифратора команды адресации номера канала, второй выход которого .подключен

1575195

12 ж ии

BP па

К

ПР

Составитель В, Сычев

Редактор !0. Середа Техрец Yi.Ходанич Корректор В, Кабаций

Тираж 566

Подписное

Заказ 1786

ВНИИПИ Государственного комнт T;l по изобретениям и открытиям при ГКНТ СССР

113035, Мо кн», Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 к установочному входу триггера адресации, инверсный выход которого соединен с вторыми управляющими входами дяунаправленных усилителей-формирова5 тЮлей прямой передачи, обратной передачи, прямой передачи сигнала готовности -данных, передачи сигнала готовндсти канала, второй управляющий вход двунаправленных усилителей-формирова- 1р тепей передачи сигналов управления подключен к земле, вход данных согласу1 ощих схем передачи сигналов подключен к выходам двунаправленных усили1 те1пей"формирователей прямой передачи и 1обратной передачи, причем в каждый системный интенфейсный модуль введены, :буферный регистр, согласующие схемы передачи и приемные согласующие

1 схемы, выход передачи и вход приема 20 которых являются соответственно выходом передачи и входом приема по линиям связи системного интерфейсного модуля, информационный вход согласующих схем передачи соединен с выходом буферного регистра, вход которого подключен к выходу двунаправленных усилителей-формирователей, вход управления согласующих схем передачи соединен с первыми входами триггеров готовности данных и готовности канала, информационный выход приемных согласующих схем соединен с входом двунаправленных усилителей-формирователей, выход-управления приемных согласующих схем соединен с установочными входами триггеров готовности данных и готовности канала, выход записи депифратора команд подключен к входу записи двунаправленных усилителей-формирователей.