Устройство для передачи и приема дискретной информации с коррекцией ошибок

 

Изобретение относится к технике электросвязи. Цель изобретения - повышение достоверности передачи путем выявления нарушения порядка нумерации квитанции. Устройство содержит на передаче источник 1 информации, коммутатор 2, кодер 3, формирователь 4 выходного сигнала, блок 5 памяти, сумматор 6, блок 7 сравнения последовательности синхронизирующих импульсов, а на приеме - дополнительный блок 8 памяти, блок 9 выделения сигнала, входной накопитель 10, декодер 11, блок 12 управления записью, блок 13 приема служебной информации, накопитель 14 приема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов, формирователь 18 сигнала квитанции, блок 19 восстановления квитирующего номера, дешифратор 20 сигнала квитанции, блок 21 сравнения контрольных битов, счетчик 22 ожидаемых квитанций, решающий блок 23. Введенная совокупность блоков позволяет выявлять нарушения порядка нумерации квитанций и тем самым достичь поставленной цели. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

I

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

Пгре5аю

/аапь

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (61) 809615 (21) 46!0845/24-09 (22). 25,10,88 (46) 15,07.90. Бчл, !."- 2б (72) H.Ф, Андрияш, В.В. Новиков, Э,С. Ушаков и Н К. !!!ило (53) 621.394 ° 14(088.8) (56) Авторское свидетельство СССР

У 809615, кл. Н 04 L /16, 1979. (54) УСТРОЙСТВО ДЛЧ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ

ОШИБОК (57) Изобретение относится к технике электросвязи. Цель изобретения— повышение достоверности передачи путем выявления нарушения порядка нумерации квитанции. Устройство содержит на передаче источник 1 информации, коммутатор 2, кодер 3, формирователь

SU.. 3578825 А 2 (51) 5 Н 04 Ь 1/16

4 выходного сигнала, блок 5 памяти, сумматор б, блок 7 сравнения последовательности синхронизирующих импуль-. сов, а на приеме — дополнительный блок 8 памяти, блок 9 выделения сигнала, входной накопитель 10, декодер 11, блок 12 управления записью, блок 13 приема служебной информации, накопитель 14 приема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов, формирователь 18 сигнала квитанции,. блок 19 восстановления квитирующего номера, дешифратор

20 сигнала квитанции, блок 21 сравнения контрольных битов, счетчик 22 ожидаемых квитанций, решающий блок 23. g

Введенная совокупность блоков позволяет выявлять нарушения порядка нумерации квитанций и тем самым достичь поставленной цели. l ил.

1578825

Изобретение относится к техникн— электросвязи, может быть использовано в системах передачи дискретной ин" формации и является усоверешенствованием изобретения по авт.св..9 809615.

Цель изобретения — повышение достоверности передачи путем выявления нарушения порядка нумерации квитанций.

На чертеже представлена структур-, ная электрическая схема предлагаемого устройства, Устройство для передачи ч приема дискретной информации с коррекцией ошибок содержит на передаче источник

1 информации, коммутатор 2, кодер 3, формирователь. 4 выходного сигнала, блок 5 памяти, сумматор 6, блок .7 сравнения последовательностей синхронизирующих импульсов, а на приеме— дополнительный блок 8 памяти, блок 9 выделения сигнала, входной накопитель IO, декодер 11, блок 12 управления записью, блок 13 приема служеб- 25 ной информации, накопитель !4 при- .ема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов, формирователь 18 сигнала" квитанции, блок 19 восстановления квитирующего номера, дешифратор 20 сигнала KBHTBI ции, блок 2} сравнения контрольных битов, счетчик 22 ожидаемых квитанций и решающий блок 23.

Устройство работает следующим образом.

Дискретный сигнал на передаче, поступающий от источника 1 информации,. разделяется в коммутаторе 2 на блоки, 40 каждый иэ которых дополняется в сумматоре 6 служебными битами, а в формирователе 4 выходного сигнала — проверочными битами, выработанными кодером 3. Из формирователя 4 выходной сигнал поступает в канал связи. Одновременно информационные части блоков, выходящие из коммутатора, IIocJIEäîâàтельно записываются в блок S памяти так, что каждый записанный информа50 ционный блок имеет свой адрес в блоке 5 памяти на случай повторения.

Служебные биты, поступающие на сумматор 6 из формирователя 18 сигнала квитанции на приемной стороне, структурно состоят из битов циклического номера квитанции, битов содержания квитанции (запрос или подтверждение на принятый последним блок и на предшествующий ему), контрольного бита.

Контрольный бит. формируется блоком

7 ио результатам сравнения двух последовательностей синхронизирующих импульсов, Первая последовательность, поступающая с дополнительного выхода коммутатора 2, представляет собой импульсы и обозначает границы передаваемых блоков, а вторая последователь-. ность, поступающая с синхронизирующего выхода блока 9 выделения сигнала, обозначает границы принимаемых блоков.

Блок 7меняет значение контрольного бита всякий раэ, как только между двумя последовательными импульсами одной последовательности на временной оси располагаются два импульса другой последовательности (что свидетельствует о меньшей скорости работы того устройства, которое вырабатывает первую последовательность, а таким устройством может быть как передающая часть, так и приемная часть).

На приемной стороне принятый из канала дискретный сигнал через блок 9 выделения сигнала проходит на входы декодера 11 и входного накопителя 10.

Кроме того, что импульсь синхронизации границ блоков с выхода блока 9 выделения сигнала поступают в блок 7, они подаются также на блок 19 воссановления. квитирующего номера и на вход счетчика )6 принятых блоков.

Счетчик 16 принятых блоков и счет" чик ?2 ожидаемых квитанций в исходное состояние устанавливаются только в режиме циклового фазирования. Такая начальная установка счетчиков 16 и 22 производится как на передающем пункте, так и на приемном, поэтому состояние счетчика 22 ожидаемых квитанций на пункте передачи соответствует показаниям счетчика )6 принятых блоков на пункте приема.

В декодере 11 производится проверка принятого блока на наличие э нем ошибок. Если декодер )) не обнаруживает ошибок в принятом кодовом блоке, то информационная часть блока из входного накопителя )O через блок 12 управления записью переписывается в накопитель 14 приема на место, опре-. деляемое счетчиком 16 числа принятых блоков, и через некоторое время выдается потребителю 15 информации. Одновременно служебная часть блока перезаписывается через блок 13 приема

25

5 15 служебной информации частично в блок

19 восстановления квитирующего номера (разряды номера квитанции), частично в дешифратор 20 сигнала квитанции (разряды содержания квитанции) и частично в блок 21 сравнения конт" рольных битов(разряд контрольного бита).

В блоке 21 контрольный бит запоминается до приема следующего блока.

При этом всякий раз осуществляется сравнение значений контрольного бита из. вновь принятого блока и из предыдущего блока информации. Если значения этих битов совпадают, то, следо.— . вательно, на пункте приема блока информации не было расхождения скоростей его приема и передачи квитанции на этот блок. Несовпадение контрольных битов свидетельствует о расхожде-! нии скоростей,до величины, способной вызвать нарушение циклической нумерации квитанций.

В блоке 19 восстановления квитирующего.номера по синхронизирующим сигналам, приходящим от блока 9, и полученным разрядам номера квитанции производится восстановление квитирующего номера (если номер квитанции передавался не полностьи,, С выхода блока 19 восстановленный код номера принятой квитанции поступает на один из входов сравнения решающего блока 23, На другой вход сравнения решающего блока 23 поступает код ожидаемого номера квитанции, который формируется счетчиком 22 ожидаемых квитанций.

При совпадении кодов ожидаемого и принятого номеров квитанции решающий блок 23 разрешает прохождение квитирующего номера на адресный вход дешифратора 20 сигнала квитанции. По квитирующему номеру и битам содержания квитанции, приходящим на его информационный вход, дешифратор 20 сигнала квитанции вырабатывает сигнал управления коммутатором 2: сигнал о передаче в очередном блоке новой ин формации от источника или сигнал о повторении информации; хранящейся в блоке 5 памяти по адресу, соответствующему номеру квитанции. Одновременно сигнал управления записывается в дополнительный блок 8 памяти и используются для управления коммутато ром 2 в тех случаях, когда в следующем принятом. блоке декодер 11 обна78825 d ружит ошибку,или по специальному сигналу из решающего блока 23.

Значение счетчика 22 ожидаемых квитанций наращивается на "1" при каждой выдаче квитанции из дешифратора 20.

При несовпадении кода принимаемого номера квитанции с кодом ожидаемого номера квитанции решающий блок 23

0 переходит к анализу сигнала, полученного от блока 21 сравнения контрольных битов. Если на выходе блока 21 сигнал не свидетельствует о расхождении скоростей передачи и приема, то

15 решающий блок 23 выдает на кодер 3 управляющий сигнал о переходе системы в режим циклового фазирования, так как в этом случае несовпадение указанных кодов свидетельствует вероятнее всего о.случайном сбое счетчика 16 принятых блоков и поэтому его необходимо откорректировать (что возможно только в режиме циклового фазирования). Если на выходе блока 21 сигнал свидетельствует о расхождении скоростей передачи и приема на,противоположном пункте, то решающий блок 23 возвращается к анализу кодов принятого и ожидаемого номеров квитанции.

При этом если значение принятого номе ра больше значения ожидаемо rо номера квитанции, то решающий блок 23 формирует сигналы для организации выдачи двух квитачций: принятой из канала квитанции и предыдущей, которая потеряна. Первая иэ этих квитанций формируется обычным способом: номер этой квитанции поступает из блока 19 восстановления квитирующего номера через решающий блок 23 на дешифратор 20, а содержание берется из соответствующего служебнога бита, поступающего на дешифратор 20 с выхода блока 13 приема служебной информации. Для формирования второй (потерянной) квитанции ее номер решающий блок 23 выбирает иэ счетчика 22 ожидаемых квитанций, а содержание - иэ другого бита полученной квитанции. Кроме того, решающий блок 23 формирует сигнал для наращивания на "1" значения счетчика 22 ожидаемых квитанций при каждой выдаче квитанции на коммутатор 2. Этот сигнал через.дешифратор 20 поступает на.вход счетчика 22, Если значение принятого номера меньше значения ожидаемого (что оз 15 78825 мация вставляется в последователь" ность передаваемого блока.

Формула. изобретения

Ъ

Составитель В. Чибисов

Техред М.Ходанич Корректор М. Кучерявая

Редактор А,Orap

Тираж 528

Подписное

Заказ 1923

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 качает прием подряд двух блоков с . одинаковыми квитанциями), то решающий блок 23 блокирует дешифратор 20 и квитанция в данном цикле не выдает" ся, а показания счетчика 22 не нара5 щиваются, Если декодер 11 обнаруживает ошибку в принятом кодовом блоке, то блок

12 управления записью маскирует в 10 накопителе 14 приема место, номер которого указывается счетчиком 16 принятых блоков, .для последующего его заполнения при повторной передаче, 15

Блок 13 приема служебной информа-, ции блокирует перезапись служебной информации -из входного накопителя

10 в блок .19 восстановдения квити° рующих номеров, дешифратор 20 и 26 блок 21 сравнения контрольных битов.

Сигнал об обнаружении или необнаружении ошибок в принятом кодовом блоке; вырабатываемый декодером 11, поступает также в накопитель 17 запросов, в котором запоминается на время, равное времени передачи одного блока.

Иэ накопителя 17 запросов в формирователь 18 сигнала квитанции передается информация о наличии ошибок в по- 30 следнем принятом блоке, а также в блоке, предшествующем ему. По этой информации и по номеру последнего принятого блока, поступающему из счетчика 16 принятых блоков, формирователь 18 сигнала квитанции формирует биты содержания квитанции и биты циклического номера. К такой квитанции добавляется контрольный бит, вырабатываемый блоком 7, и с по- 40 мощью сумматора 6 вся служебная инфор/

Устройство для- передачи и приема дискретной информации с коррекцией ошибок по авт. св. N 809615, о тл и ч а ю щ е е с я тем, что, с це-. лью повышения достоверности передачи путем выявления нарушения порядка нумерации квитанций, на передаче введен блок сравнения последовательнос" тей синхронизирующих импульсов к сигнальному входу которого подключен дополнительный выход коммутатора, при этом синхронизирующнй вход и выход блока сравнения последовательностей синхронизирующих импульсов соединены соответственно с синхронизирующнм выходом блока выделения сигнала и с дополнительным входом формирователя сигнала квитации на приеме, а на при.еме введены счетчик ожидаемых квитанций, к входу которого подключен второй выход дешифратора .сигнала квитанции,решающий блок и блок сравнения контрольных битов, к входу кото" рого подключен выход блока приема служебной информации, причем выход блока восстановления квитирующего номера через решающий блок, второй вход которого соединен с выходом счетчика ожидаемых квитанций, подключен к первому входу дешифратора сигнала квитанции, а выход блока сравнения контрольных битов соединен с третьим входом решающего блока, выход которого подключен к дополнительному входу кодера на передаче.