Устройство сравнения бинарных изображений

 

Изобретение относится к вычислительной технике и может использоваться для контроля печатных плат. Цель изобретения - повышение производительности работы устройства. Устройство содержит блок сканирования изображения и блок синхронизации, первый и второй входы запуска, первый выход и с первого по третий входы управления синхронизацией которого соединены с первым и вторым входами режима устройства, с входом тактирования, с выходами текущего приращения, признака окончания сканирования и признака готовности блока сканирования изображения соответственно. В устройство введены блок пороговых элементов, группа блоков запоминания и сравнения элементов изображения. Каждый блок запоминания и сравнения элементов изображения содержит элемент ИЛИ, элемент задержки, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик адреса координат сканирования, первый и второй мультиплексоры управляющих сигналов, первый и второй счетчики адресов, узлы памяти адресов переходов первого и второго изображений, мультиплексор адреса переходов, узел памяти адресов ошибок, схему сравнения, узел микропрограммного управления и счетчик строк развертки. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (g1) 4628899/24-24 (22) 12.01.89 (46) 23.07.90., Бюл. ¹- 27 (71) Рижское производственное объединение ВЭФ им. В.И.Ленина (72) С.Л.Буслович, Н.С.Буйвид, В.В.Клеперис, Г.И.Мирский, В.А.Никуленков, А.М.Овчинников, С.В.Степаненко, С.Е.Скоринко и О.Е.Шнайдер (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1406605, кл. С 06 F 15/46, G 01 P 31/02, 1987.,Л0, 1580400 А1

Р1)Б С 06 F 15/70 15/46, G 06 К 9/03

2 .(54) УСТРОЙСТВО СРАВНЕНИЯ БИНАРНЫХ

ИЗОБРАЖЕНИЙ (57) Изобретение относится к вычислительной технике и может использоваться для контроля печатных плат ° Цель изобретения — повьппение производительности работы устройства. В устройстве последовательно считываются первое и второе изображения, например эталонная и проверяемая печатные платы, которые накапливаются в блоках

9 запоминания и сравнения элементов изображений. Сравнение изображений производится в блоках 9 на основе сов1580400 падения количества переходов "белое— черное", "черное — белое", равенства адресов и совпадения признаков перехо"

10 ратор 44 микрокоманды и генератор 45 импульсов.

Предусмотрены три режима работы устройства: режим считыванич первого изображения (например, эталонной платы), режим считывания второго изображения (например, с проверяемой платы) и режим проверки (например, сравнение информации от эталонной и проверяемой платы).

В режимах считывания изображений включается источник 1, световой поток от которого разделяется в разветвителе 2 на и лучей, сфокусированных на поверхности печатной платы 3. Печатная плата 3 сканируется при помощи

30 координатного стола 4. Взаимная ориентация оптического разветвителя 2 и печатной платы 3 осуществляется так, что сфокусированные световые пятна от лучей располагаются по пря35 мой линии вдоль одного из направлений сканирования, например Y на равном расстоянии друг от друга. Узел 5 управления столом позволяет перемещать печатную плату 3 в автоматичес40 ком режиме, формируя шаговые импульсыуправления движения, которые поступают также и в блок 7 синхронизации, формируя шаговые импульсы, по которым определяется текущее положение стола.

45 Отраженные от поверхности платы лучи попадают в преобразователи узла 6, осуществляющие преобразование светового потока в электрический сигнал.

Выходные напряжения узла 6 поступают в блок 8, где происходит преобразование аналоговых сигналон в цифровые

"1" или "0", которые соответствуют признакам переходов на трассе соответствующего луча разнетвителя 2. Информация в цифровом виде поступает на информационные входы соответствующих блоков 9.

Режим считывания эталонной платы начинается подачей сигнала "СчитываИзобретение относится к вычислительной технике и может найти применение, например, в системах контроля качества печатных плат.

Цель изобретения — повышение производительности работы.

На фиг. 1 приведена структурная схема устройства; на фиг.2 — функциональная схема блока запоминания и сравнения элементов изображения; на фиг.3 — 5 — функциональные схемы блока синхронизации;,узла управления столом и блока микропрограммного управления соответственно.

Устройство содержит блок сканирования изображения, состоящий из источника 1 излучения (лазера), оптического разветвителя 2, носителя изображения, например платы 3 (проверяемой или эталонной), закрепленной на координатном столе 4, узла 5 управления столом и узла 6 преобразователей светового потока в электрический сигнал, блок 7 синхронизации, блок 8:пороговых элементов, блоки 9 запоминания и сравнения элементов изображения, блок 10 регистрации.

Блок 9 (фиг.2) содержит элемент

ИЛИ 11, элемент 12 задержки, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13, счетчик

14 адреса координат сканирования, мультиплексоры 15 и 16 управляющих сигналов, счетчики 17 и 18 адресов, узлы 19 и 20 памяти адресов переходон первого и второго изображений соответственно, мультиплексор 21 адресов переходов, узел 22 памяти адресов ошибок, второй элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 23, схему .24 сравнения, узел 25 микропрограммного управления, счетчик

26 строк развертки.

Блок 7 синхронизации (фиг.3) содержит элемент ИЛИ 27, пусковой узел

28, счетчик 29, генератор 30 импульсов и дешифратор 31. Узел 5 управления столом (фиг.4) содержит первый 32 и второй 33 элементы И, элемент НЕ

34, счетчик 35 шагов по Х, счетчик 36 шагов по У, дешифратор 37, первый. 38 и второй 39 формиронатели импульсов. да при равенстве адресов. При. этом учитывается допуск на отклонение от эталона. 5 ил.

Узел 25 микропрограммного управления (фиг.5) содержит регистр 40 состояний,,счетчик 41 адреса микрокоманд, регистр 42 адреса микрокоманды, узел 43 памяти микропрограмм, дешиф1580400 6 узла 5 формируется сигнал окончания движения, который поступает на вход

ый признака окончания движения блока 9. и При этом также происходит формировае- ние импульса перехода и сигнал окон5 чания движения фиксируется в узле 19 памяти, указывая на окончание адресов перехода в строке эталона. После

lp этого узел 5 управления столом осуществляет необходимое перемещение по а- оси Y и далее происходит считывание следующей строки.

После считывания последней строки

5 15 на соответствующем выходе узла 5 форо- мируется сигнал "Окончание считывания", который поступает на выход готовности устройства. Режим считывания второго иэображения — проверяемой и- 20 платы аналогичен режиму считывания эталона. Разница заключается B том, что сигнал "Считывание проверяемой платы", подаваемой на второй вход я режима устройства, поступает на входы

25 считывания второго изображения блоков 9, при этом разблокируется муль-. типлексор 16 и адреса переходов фикси5 руются в узле 20.

5 Проверка печатной платы осуществт- gp ляется сравнением адресов переходов, сы зафиксированных в узлах 19 и 20. Критерием отсутствия ошибок является совпадение количества переходов, попарное равенство адресов и совпадение

35 признаков перехода при равенстве адресов. Кроме того, контролируемая технология рисунка печатной платы в соответствии с классом точности изготовления проводника имеет допуск на

4О отклонение от эталона, т.е. ширина проводника может изменяться- в пределах допуска. В связи с этим при сравнении соблюдается условие, что отклонение на один шаг не является ошибкой, так как сканирование платы осуществляется световым пятном, размер кото-. рого равен половине допуска и также . равен шагу съема информации. ние эталона" на первый вход режима устройства. Сигнал с первого входа режима устройства поступает на перв вход запуска блока 7 синхронизации на входы считывания первого изображ ния блока 9. Сигнал с первого входа запуска блока 7 синхронизации через элемент ИЛИ 27 включает пусковой узел 28. Сигналом с первого выхода узла 28 запускается генератор 30, сигнал с второго выхода узла 28 под ется на входы сброса блоков 9. Синх росигнал с первого выхода блока 7 поступает на вход тактирования узла управления столом и вызывает формир ванне импульсов движения стола, и стол начинает двигаться по координа те Х.

Синхросигнал с выхода текущих пр ращений узла 5 подается на тактовый вход блока 7. При этом на третьем вы ходе блока 7 формируются импульсы, определяющие текущий адрес положени стола с заданным шагом.

При этом в каждом блоке 9 происходит следующее: сигнал "Считывание эталона" подключает мультиплексор 1 и с первого выхода мультиплексора 1 счетчик 17 сбрасывается в ноль; сче чик 14 сбрасывается в ноль; импуль с третьего выхода блока 7 подаются на счетный вход счетчика 14, в результате чего на выходе счетчика 14 формируется текущий адрес положения стола, информация в цифровом виде подается через элемент ИЛИ 11 и на информационные входы узлов 19 и 20.

При любом изменении информации на информационном входе блока 9 (изменение с "0" на "1" или с "1" на "0") на выходе первого элемента ИСКЛЮЧА10ЩЕЕ ИЛИ 13 формируется импульс перехода, длительность которого определя ется параметрами элемента 10 задержки. Импульс перехода поступает на вход мультиплексора 15 и вызывает формирование сигнала "Запись" в узел

19 памяти. По этому сигналу в узле 19 памяти фиксируется адрес положения стола 4, который является адресом перехода. Одновременно с адресом в узле 19 фиксируется признак перехода.

По окончании импульса записи сигналом с выхода мультиплексора i5 состояние

55 счетчика 17 адреса увеличивается на единицу.

По окончании движения стола по одной строке на соответствующем выходе

Сравнение начинается вычитанием первого адреса перехода эталона из первого адреса перехода печатной платы. В случае несовпадения (разность

+ 1) меньший по величине адрес записывается в узел 22 памяти вместе с обоими признаками перехода и больший адрес сравнивается со следующим адресом перехода из того массива, к которому принадлежит меньший адрес.

1580400

В случае совпадения адресов срав-!

I ниваются признаки перехода. В случае их несовпадения адрес также записывается в узел 22 памяти. Сравнение продолжается до появления сканирования сигналов на выходах признаков оконча ния узлов 19 и 20 памяти.

Проверка начинается подачей активного сигнала "Режим проверки" на тре10 тий вход режима устройства. Этот сигнал поступает на входы сравнения блоков 9. Сигнал с входа сравнения блока

9 поступает на мультиплексоры 15 и !6, а также на узел 25. При этом счетчики

17 и 18 сбрасываются в ноль и информация по нулевому адресу из узлов 19 и 20 памяти. поступает на схему 24 сравнения и мультиплексор 21 ° В схеме

24 сравнения происходит вычитание адресов переходов и на первом выходе

20 схемы формируется сигнал, если разность равна О, на втором выходе— если равна +1, и на третьем — если она ) О. По сигналу "Режим проверки" начинает работать узел 25.

В первую очередь проверяются сигналы окончания движения с узлов 19 и 20, которые являются признаком окончания строки. Если оба сигнала активны, узел 25 формирует на своем третьем выходе сигнал "Конец проверки строки и записывает его по текущему адресу в узел 22 памяти, При этом значение счетчика 26 строк уменьшается на единицу. Затем проверяется сос- З5 тояние счетчика 26 на ноль.

По окончании проверки узел 25 формирует сигнал ".Конец проверки" и записывает его в узел 22 памяти. На этом проверка заканчивается.

Если выход счетчика 26 не равен нулю, проверка продолжается. Если признак окончания активен только на выходе одного из узлов 19 или 20, то узел 25 последовательно переписывает все адреса в узел 22 памяти до тех пор, пок8 не закончится проверка всей строки. Если оба сигнала окончания движения пассивны, то узел 25 переходит к анализу выходов схемы 24.

В случае, если сигналы на первом или втором выходах схемы 24 активны, узел 25 анализирует результат сравне» ния признаков переходов, который формируется на выходе второго элемента

ИСКЛЮЧАИЩЕЕ ИЛИ 23.

В случае несовпадения признаков узел 25 формирует на своем первом выходе сигнал подключения адреса перехода эталона, по которому информация с выхода узла 19 памяти через мультиплексор ? 1 поступает на вход узла

22 памяти. Затем формируется сигнал

"Запись в память ошибок", по которому адрес перехода и оба признака фикВ сируются в узле 22 памяти.

В случае, если сигналы на первом и втором выходах схемы 24 пассивны, проверяется состояние третьего выхода блока 24, Если этот сигнал активен, узел 25 формирует сигнал "Подключение адресов перехода эталона" и в узле 22 памяти фиксируется адрес перехода эталона с обоими признаками. Затем узел 25 формирует сигнал, которым увеличивает на единицу содержимое счетчика 17, и переходит к следующему шагу проверки.

Если сигнал на третьем выходе схемы 24 сравнения тоже пассивен, то узел 25 записывает в узел 22 памяти адрес перехода проверяемой платы, увеличивает содержимое счетчика 18 на единицу и переходит к следующему циклу проверки.

По окончании проверки в каждом блоке 9 блок 10 регистрации переписывает содержимое иэ каждого узла 22 памяти и формирует на выходе устройства сигнал окончания работы.

Формула из о бр ет ения

Устройство сравнения бинарных изображений, содержащее блок сканирования иэображения и блок синхронизации, первый и второй входы запуска, первый выход и с первого по третий входы управления сихронизацией которого соединены с первым и вторым входами режима устройства, с входом тактирования, с выходами текущего приращения, признака окончания сканирования и признака готовности блока сканирования изображения соответственно, отличающееся тем, что, с целью повышения производительности работы, в него введены блок пороговых элементов, информационные входы которого соединены с выходами блока сканирования изображения, группа блоков запоминания и сравнения элементов изображения, информационные входы которых соединены с выходами блока пороговых элементов, а информационные выходы и выходы готовности

1580400

1О информации являются одноименными выходами устройства, с первого по третий входы режима которого соединены с входами считывания первого изображения, входами считывания первого изображения и входами сравнения блоков запоминания и сравнения элементов изображения группы, входы начальной установки, аДреса координат и призна- 10 ка окончания сканирования которых соединены с вторым и третьим выходами блока синхронизации и с выходом признака окончания сканирования блока сканирования изображения, а каждый

1 блок запоминания и сравнения элементов изображения содержит элемент ИЛИ, элемент задержки, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик адреса координат сканирования, первый и второй мультиплексоры управляющих сигналов, первый и второй счетчики адресов, узлы памяти адресов переходов первого и второго изображений, мультиплексор адресов переходов, узел t5 памяти адресов ошибок, схему сравнения, узел микропрограммного управления и счетчик строк развертки, причем в каждом блоке запоминания и сравнения элементов изображения информационный ..вход и вход признака окончания сканирования соединены соответственно с первым и вторым входами элемента ИЛИ, с разрядами признака перехода и признака окончания сканирования информационных входов узлов памяти адресов переходов первого и второго изображений, выход элемента ИЛИ соединен с первым входом и через элемент задержки с вторым входом первого элемента 40

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом блокировки счетчика адреса координат сканирования и с первыми информационными входами первого и второго мультиплексоров управ- 45 ляющих сигналов, первые управляющие входы которых соединены с входами считывания первого и второго изображения блока запоминания и сравнения элементов изображения, вторые управляющие входы соединены с входом срав50 нения блока запоминания и сравнения элементов изображения, входы начальной установки и .адреса координат которого соединены с входом сброса и счетным входом счетчика адреса координат сканирования, выходы которого соединены с разрядами адреса координат сканирования информационных входов узлов памяти адресов переходов первого и второго иэображений, адресные входы которых соединены с выходами первого и второго счетчиков адресов соответственно, счетные входы, входы сброса которых и входы записи узлов памяти адресов переходов первого и второго изображений соединены с выходами соответствующих разрядов первого и второго мультиплексоров управляющих сигналов соответственно, вторые информационные входы которых соединены с соответствующими выходами узла микропрограммного управления, выходы разрядов признака перехода узлов памяти адресов переходов первого и второго изображений соединены с первым и вторым входами второго элемента ИСКЛОЧАЮЩЕЕ ИЛИ, с соответствующими входами условий узла микропрограммного управления и с соответствующими информационными входами узла памяти адресов ошибок, выходы признака окончания сканирования ссе.— динены с соответствующими входами условий узла микропрограммного управления, выходы адреса координат сканирования соединены с первыми и вторыми информационными входами мультиплексора адресов переходов и схемы сравнения, выходы которой, выход второго элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ и выход признака нулевого состояния счетчика строк развертки соединены с соответствующими входами условий узла микропрограммноного управления, соответствующие выходы которого соединены с соответствующими управляющими входами мультиплексора адресов переходов, выходы которого соединены с соответствующими информационными входами узла памяти адресов ошибок, вход начальной установки которого соединен с одноименным входом счетчика строк развертки и с соответствующим выходом узла микропрограммного управления, соответствующие выходы которого соединены с соответствующими информационными входами узла памяти адресов ошибок и с вычитающим входом счетчика строк развертки и с.выходом готовности информации блока запсминания и сравнения элементов изображения, информационный выход которого соединен с выходом узла памяти адресов ошибок, 1580400

1580400

Í04

ЖуЮ

На21

Заказ 2015 . Тираж 588 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Составитель А.Ушаков

Редактср В.Данко Техред H.Õîäàíè÷ Корректор Н.Король

8î 2à

NufS юа 15