Усилитель считывания

 

Изобретение относится к микроэлектронике и может быть использовано при создании интегральных схем. Цель изобретения - повышение быстродействия. Поставленная цель осуществляется за счет уменьшения емкости в самыхнапряженных узлах усилителя, к которым подключены коллекторы транзисторов источников тока, и уменьшения логического перепада на его выходе. 1 ил.

C0lO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU„„1580441

А1 (51)5 С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

2 (54) УСИЛИТЕЛЪ СЧИТЫВАШ1Я

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 1) 46 19826/24-24 (22) 13.12.88 (46) 23.07.90. Бюл. Р 27 (72) И.О.Ботвиник, В.И.Ботвиник и И.П.Сахаров (53) 684.327.66 (088.8) (56) Авторское свидетельство СССР

h» 1280450, кл. G 11 С 7/00, 1985.

Авторское свидетельство СССР

Р 1368919, кл. G 11 С 7/00, -1986.

Изобретение относится к микроэлектронике и может быть использовано при создании интегральных микросхем.

Цель изобретения — повышение быстродействия усилителя.

На чертеже представлена принципиальная схема усилителя, Усилитель содержит первый и второй эмиттерные повторители на транзисторах 1 и 2 и первом 3 и втором 4 токозадающих элементах на резисторах, первый и второй генераторы тока на транзисторах 5 и 6 со стабилизирующим элементом 7 на резисторе, дифференциальный каскад на транзисторах

8, 9 и первом 10 и втором 11 нагрузочных элементах на резисторах, первый 12 и второй 13 ограничительные элементы на транзисторах и третий ограничительный элемент 14 на резисторе, первый 15 и второй 16 информационные входы усилителя, первый

17, второй 18, третий 19 и четвер(57, Изобретение относится к микро} электронике и может быть использовано при создании интегральных схем. Цель изобретения — повышение быстродействия. Поставленная цель осуществляется за счет уменьшения емкости-в самых напряженных узлах усилителя, к которым подключены коллекторы транзисто- ров источников тока, и уменьшения логического перепада íà его выходе.

1 »1л» тый 20 информационные.вых.ды усилителя, шину 21 питания и шину 22 нулевого потенциала усилителя.

Усилитель работает следующим образом.

Когда на входе 15 логическая "1", а на входе 16 логический "0", ток в обоих плечах усилителя определяется источником тока на элементах 1, 5 и элементе 3. В этом случае на выходе

i7 логическая " 1", а так как элемент 11 тоже включен, то на выходе

19 будет логический "0" из-за протекания тока через элемент 10. На выходе 18 логический "0", а на выходе !

20 логическая "1", так как элемент

9 выключен. При смене входных воздействий состояния на выходах меняются на противоположные. Отношение номиналов элементов 13 и 7 выбираются такими, чтобы на элементе 13 падение напряжения было меньше логического перепада на входе, тем самым уменьшается на эту же самую величину ло1580441 4

Формула изобретения,, гический перепад на выходе за счет повышения уровня логического "0" эмиттерами элементов 12 и 13, Для нормальной работы усилителя необходимым является равенство номиналов

5 элементов 3 и 4. Элемент 7 необходим для задания тока в эмиттере элементов 11 и 9, достаточного для их работы на элементы 10 и 11, служит для задания тока в элемент 13, а также ля рассасывания избыточного тока ! без элементов 5 и 6 при переключе,нии.

В зависимости от конкретного при15 менения усилителя выходной сигнал снимается либо с выходов 17 и 18, либо с выходов 19 и 20. Уровень логической "1" на выходах 17 и 18 равен сумме падений напряжений на базаэмиттерных переходах транзисторов

5 и 11 или.б и 9 соответственно, уровень логического "0" меньше на .величину падения напряжения на элементе 14, которое с целью повышения быстродействия выбирается очень малым, минимально необходимым для срабатывания (с небольшим запасом) элементам 11 и 9. Уровень логической

"1" на выходах 19 и 20 меньше напряжения питания на величину падения напряжения на элементе 14, которая . очень мала, а уровень логического

"0" меньше уровня логической "1" на величину падения напряжения на элементах 10 и 11 соответственно.

Дополнительное повышение быстродействия получается за счет того, что, по сравнению с известным усилителем, в узлах, где подключены выходы 17 и 18 уменьшена емкость за

40 счет исключения емкости эмиттеров ограничивающих транзисторов, которые теперь подключены к эмиттерам элементов 1 и 2 и значительно быстрей, чем в известном усилителе, переключаются в состояние логической "1", так как этот процесс не замедляют элементы 3 и 4 соответственно.

Уменьшение выходного перепада за счет внутреннего встроенного источника опорного напряжения в цепи эмиттеров элементов 1 и 2 и уменьшение за счет этого емкости в самых напряженных узлах позволяет существенно повысить быстродействие усили- 55 теля считывания.

Усилитель считывания, содержащий первый и второй эмиттерные повторители, каждый из которых выполнен на транзисторе и токозадающем элементе на резисторе, дифференциальный каскад на первом и втором транзисторах, первый и второй генераторы тока на транзисторах со стабилизирующим элементом на резисторе, причем первый вывод которого подключен к шине нулевого потенциала усилителя и объединенным эмиттерам транзисторов генераторов тока, базы транзисторов которых подключены к второму выводу резистора стабилизирующего элемента и объединенным эмиттерам транзисторов дифференциального каскада, базы транзисторов которого объединены соответственно с коллекторами транзисторов первого и второго источников тока и подключены соответственно к первым выводам резисторов первого и второго токозадающих элементов и являются соответственно первым и вторым информационными выходами усилителя, коллекторы транзисторов дифференциального каскада подключены соответственно к первым выводам резисторов первого и второго нагрузочных элементов и являются соответственно третьим и четвертым информационными выходами усилителя, коллекторы транзисторов первого и второго змиттерных повторителей подключены к шине питания усилителя, базы являются соответственно первым и вторым информационными входами усилителя, а эмиттеры подключены соответственно к вторым выводам резисторов первого и второго токозадающих элементов, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены первый и второй ограничительные элементы на транзисторах и третий ограа чительный элемент на резисторе, первый вывод которого подключен к вторым выводам резисторов нагрузочных элементов и объединенным базам транзисторов ограничительных элементов, коллекторы которых подключены к шине питания усилителя, а эмиттеры подключены соответственно к эмиттерам транзисторов первого и второго эмиттерных повторителей.

1580441

Составитель А.Ершова

Техред М.Ходаниц Корректор M.Ïîæo

Редактор Н.Тупица Заказ 2017 Тираж 491 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101