Устройство для кодирования видеосигнала

 

Изобретение относится к технике связи и вычислительной технике и может быть использовано в телевизионных системах со сжатием видеоданных. Цель изобретения - повышение информативности. Устройство содержит блок 1 временных задержек, блоки 2-5 сложения, блоки 6-9 вычитания, блок 10 инвертирования, коммутаторы 11,12, элемент 13 сравнения, источник 15 постоянного кода, блоки 17-20 деления, преобразователь 22 параллельного кода в последовательный и синхрогенератор 23. Благодаря введению элемента 14 сравнения, источника 16 постоянного кода и блока 21 перемножения в устройстве обеспечивается сжатие видеоданных до 3 бит/элемент за счет зональной фильтрации элементов трансформанты Уолша-Адамара. При этом структурная избыточность трансформанты используется для повышения точности преобразования при грубом квантовании высокочастотных элементов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4484730/24-24 (223 19.09.88 (46) 23.09.90. Бюл, ¹ 35 (72) С.А. Куликов (53) 621.394 (088.8) (56) Методы передачи изображений./ Под ред. У.Прэтта. М.: Радио и связь, 1983, с.73, Авторское свидетельство СССР № 1506554, кл. Н 03 М 7/30, 1987. (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ

ВИДЕОСИГНАЛА (57) Изобретение относится к технике связи и вычислительной технике и может быть использовано в телевизионных системах со сжатием видеоданных. Цель изобретения— повышение информативности. Устройство

„, Ы3„„1594706 А1 (я)з Н 03 М 7/30, Н 04 N 7/12 содержит блок 1 временных задержек, блоки 2 — 5 сложения, блоки 6 — 9 вычитания, блок

10 инвертирования, коммутаторы 11,12, элемент 13 сравнения, источник 15 постоянного кода, блоки 17 — 20 деления, преобразователь

22 параллельного кода в последовательный и синхрогенератор 23. Благодаря введению элемента 14 сравнения, источника 16 постоянного кода и блока 21 перемножения в устройстве обеспечивается сжатие видеоданных до 3 бит/элемент за счет зональной фильтрации элементов трансформанты Уолша — Ада мара. При этом структурная избыточность трансформанты используется для повышения точности преобразования при грубом квантовании высокочастотных элементов. 1 ил.

1594706

Изобретение относится к технике связи и вычислительной технике и может быть использовано в телевизионных системах со сжатием видеоданных.

Цель изобретения — повышение инфор- 5 мативности.

На чертеже приведена функциональная схема устройства.

Устройство содержит блок 1 временных задержек, первый — четвертый блоки 2 — 5 10 сложения, первый — четвертый блоки 6 — 9 вычитания, блок 10 инвертирования, первый и второй коммутаторы 11 и 12, первый и второй элементы 13 и 14 сравнения, первый и второй источники 15 и 16 постоянного кода, 15 первый — четвертый блоки 17 — 20 деления, блок 21 перемножения, преобразователь 22 параллельного кода в последовательный и синхрогенерэтор 23.

Устройство реализует эффективное ко- 20 дирование видеосигнала нэ основе быстрого преобразования YoflLU l AAaMapa. Для четырех элементов а1 (i = О,З) кодируемой группы вычисляются четыре элемента bi трансформанты Адамара: 25

bo = ао+ a1+a г.+- аз, Ь1 = ао -а 1+ аг — аз, (1)

Ьг = во + а1- аг — аз, Ьз = ао -а1 — az+ аз.

После этого в устройстве осуществляет- 30 ся сжатие до 3 бит/элемент с помощью трех операций: зональной фильтрации, заклк1чающейся в исключении из передачи Ьз с IpM равниванием его к нулю нэ приемном стороне; адаптивного квантования b1 на ин- 35 тервале с переменными границами, значения которых зависят от bo для каждой кодируемой группы; адаптивного квантования bz на интервале с переменными границами, значения которых зависят от bo, Ь1 и 40

Ьз= О.

Зональная фильтрация является основным "инструментом" сокращения цифрового потока при кодировании с преобразо ванием, Исключаются из передАчи те эле- 45 менты трансформанты, среднее значение которых по совокупности типовых сюжетов является минимальным, Номера этих элементов зависят от конфигурации и размеров кодируемой группы. В предлагаемом 50 кодере одновременному кодированию под" вергаются четыре элемента одной ТВ строки. Для ТВ иэображения наиболее вероятны равномерностные участки и участки с плавным изменением яркости. Группа, соответ- 55 ствующая равнояркостному участку, имеет

Ь1 = Ь2 =Ъз = О. Участок с плавным изменением яркости приближенно может быть описан следующим образам: a1 = ao+ x, az =

= а1+ х и аз = аг+ х или а1 = ао — x, аг - а1 — x

Ьо/4, если Ьо 126, Д = 252 Ьо, если Ь, ) 126.

Затем модель Ь1 I делится на Д и результат деления =

=-3, На приемной стороне по принятому bo л также вычисляется Д, а значение b1 определяется по правилу

Ь1= < b1> Д.

Ф л

Для рассмотренного примера b1 = -21.

Новым в предлагаемом устройстве является адаптивное квантование Ьг в зависимости от Ьо. b1 и Ьз = О.

Известно следующее выражение;

-Ьо+ I Ь1+ Ьз I Ьг bo — I Ь1-Ьз i npu

О ьо 126, (2)

-252+ bo+ I b1 — Ьз I b2 5 252— — bo — Ib1+ Ьз I при 126 < bo 252, Так как Ьз исключается из передачи и приравнивается к .нулю в декодере,.то выражение (2) может быть записано в следующем виде:

-ЬО+ Ib1I 5 Ь2 bo I Ь11 при

О» b0 126, (3)

-252+ bo+ Ib1I < Ьг 5 252 — bol — Ь1I при

126 < bo < 252.

Система неравенств (3) в предлагаемом устройстве используется для адаптивного квантования Ьг, Причем в выражение (3) подставляется не b1, а Ь1 — т.е. Ь1 после огрубления, так как восстановление b2 на приемной стороне производится по отрубленному значению Ь1. По аналогии с Ь1 в кодере вычисляется

Ь. Ib1 I

252 — Ьо

4 4

4, если Ь, 126, Ib1i, если Ь > 126.

1 с

Модуль Ibz I делится на Д1 и результат деления < b2> — трехразрядный код (один разряд - знаковый, равный знаку Ьг) передается на выход, и аз = аг — х. Для таких участков элемент Ьз также равен нулю, а Ь1 и b2 отличны от нуля, Так как элемент Ьз равен нулю для наиболее вероятных кодируемых групп, то именно он исключается из передачи и приравнивается к нулю в декодере.

Адаптивное квантование Ь1 в зависимости от значения bo производится так. Для каждой кодируемой группы из четырех элементов изображения вычисляется величина

1594706

25

35

45

Так как элемент Ьз принудительно устанавливается в нуль, то значение Ьг может быть за пределами границ, устанавливаемых выражением (3); Например, при Ьг > О, Ьо (126 и Ь вЂ” Ьз I (I b) I значение элемента Ьг может быть больше значения bo — I Ь1!, В этом случае значение Ьг приравнивается максимально возможному значению <Ьг>.

Синхрогенератор 23 выдает три частоты: тактовую 1т (например, 10 M Гц) на последовательный регистр, входящий в блок 1, частоту группы fT/4 на параллельные регистры, входящие в блоки 1 и 22, и канальную частоту 4к на последовательный регистр блока 22.

Блок 5 сложения в отличие от блоков

2 — 4 по выходу имеет преобразователь дополнительного семиразрядного кода Ь (без знакового разряда) в прямой код. Преобразование производится, когда b«0, т.е. когда на входе указанного преобразователя код Ь вЂ” дополнительный, и не производится, когда Ь1 ) О.

Аналогична блок 8 вычитания в отличие от блоков 6,7 и 9 имеет по выходу такой же преобразователь дополнительного кода в прямой, т.е, формируется !Ьг! . На выходе четвертого блока 9 вычитания может быть только код неотрицательного числа.

Устройство работает следующим образом, На вход блока 1 временных задержек видеосигнала поступает видеосигнал в цифровом виде; квантованный на 64 уровня. В. блоке 1 производится формирование кодируемых групп из четырех элементов ТВ строки: ao, a>, аг и аз. С помощью блоков 2 — 5 сложения и блоков 6 — 8 вычитания осуществляется вычисление трех элементов преобразования Уолша — Адамара Ьо, Ь1, Ьг. При этом на блоке 2 вычисляется (ao+ а ), на блоке 3 — (аг+ аз), на блоке 6 — (ao — а1), на блоке 7 — (аг — аз). С помощью блока 4 определяется элемент bo,.ðàâíûé (ao+ а + аг + аз) с помощью блока 5 — элемент b>, равный (ao — a> + аг — аз), и с помощью блока 8— элемент Ьг, равный (ao + a> — аг — аз), Каждый из трех элементов bo, Ь1, Ьг кодируется восьмиразрядным кодом, при этом один разряд каждого из кодов b1 и Ьг является знаковым, а оставшиеся семь яв. ляются прямым кодом модуля I Ь I,ãäå =

=1,2. Значение элемента bo в элементе 13 сравнения сравнивается со значением 126.

Код числа 126 является первым опорным кодом, он задается с источника 15. Резуль тат сравнения — одноразрядный код — равен единице, если bo )126. Данный код является управляющим сигналом для коммутатора 11, на один из информационных входов которого поступает bo, а на другой bo с выхода блока 10 инвертирования. С целью упрощения устройства в нем вместо (252 — bo), .т.е. (2 126 — bo), выполняется инвертирование bo, т.е, вычисление (255 — bo), что не приводит к заметным ошибкам восстановления элементов декодируемой группы, К выходу коммутатора 11 подключается bo, если сигнал на его управляющем входе равен нулю.

В блоке 17 деления производится деление на 4 кода с выхода коммутатора 1",, т.е. когда bo или bo. Результат деления Л подается на один вход блока 18 деления и блока

21 перемножения. В блоке 18 деления производится деление модуля b> на Л и частному от деления присваивается знак b>.

Трехразрядный кодчастного < Ь > от деления (один разряд знаковый) передается на преобразователь 22 и вход блока 21 перемно>кения. Например, если bo=-70 и Ь =49, то С =- (;0/4) =17 и Ь ==(Ь /С) = 2. Код < b) равен 010. На приемной стороне элемент Ь трансформанты восстанавливается следующим образом.

Ь =

В предлагаемом устройстве вычисление b> производится с помощью блока 21 перемноР. женил, Модуль Ь> подается на первый вход блока 9 вычитания, на второй вход которого поступает код с выхода коммутатора 11, т,е, Ьо или bo. В блоке 9 формируется разность (bo — I bq I ) или ((255-Ьо) — I bl !), которая в блоке 19 деления делится на 4. Результат деления Л подается на вгорые входы блока

20 деления, на первые вхсдьi кKоoтTоoрpоoг о поступает код b . В блоке 20 по аналогии с Ь формируется трехразрядный код < Ьг>, который поступает на первый информационный вход коммутатора 12, на второй информационный вход которого с источника 16 поступают разряды второго опорного кода, равного 11, т.е. второй спорный код двухразрядный, Управляется коммутатор 12 сигналом с выхода элемента 1ч сравнения, в котором производится сравнение b2 со значением (bo — I b; I ) или ((255 bn) - !6) I ) с выхода блока 9 вычита ия. Если Ьг не меньше одного из этих двух значений, то сигнал на выходе элемента 14 равен единице, тогда к выходу коммутатора 12 подключается трехразрядный код, знаковый разряд которого равен знаковому разряду трехразрядного кода < Ьг>, а два других разряда равны единице; В противном случае, к выходу коммутатора 12 подключается трехразрядный код < Ьг>. Таким образом, к выходу коммутатора 12 в любом случае подключается знаковый разряд кода Ьг.

1594706

Трехразрядный код с выхода коммутатора 12, трехразрядный код Ь1 и шестиразрядный код bo (шесть старших разрядов) передаются в преобразователь 22, где две-, надцатираэрядное кодовое слово в парал- 5 лельном коде преобразуется в последовательный код и поступает на выход.

В кодере 24-разрядному кодовому слову ставится в соответствие 12-разрядное 10 кодовое слово на 4 элемента, т.е. осуществляется сжатие цифрового потока видеоданных до 3 бит/элемент. Указанное сжатие производится за счет зональной фильтрации элементов трансформанты Уолша-Ада- 15 мара в сочетании с уменьшением структурной избыточности элементов трансформанты. Такое сочетание позволяет реализовать безизбыточное кодирование источника ТВ изображений. Структурная 20 избыточность трансформанты используется для повышения точности ортогонального преобразования Уолша-Адамара при грубом квантованлл высокочастотных элементов. Повышение точности преобразования 25 приводит к улучшению качества кодированных изображений с сохранением степени сжатия потока видеоданных, Субъективно-статистические экспертизы показали, что устройство обеспечивает 30 высокое качество изображений, Несущественные потери качества были отмечены только на изображениях с большим количеством мелких деталей. Для таких изображений среднее значение элемента Ьз высоко и 35 его обнуление начинает сказываться на качестве изображений.

Формула изобретения

Устройство для кодирования видеосигнала, содержащее блок временных задер- 40 жек, информационные входы которого являются входами устройства, синхрогенератор, первый выход которого соединен с тактовым входом блока временных задержек, первые, вторые, третьи и четвертые 45 выходы которого подключены соответственно к первым входам первых блоков сложения и блока вычитания, к первым входам вторых блока сложения vl блока Bb!читания, вторым входам первых блока сложения и 50 блока вычитания и вторым входам вторых блока сложения и блока вычитания, выходы первого и второго блоков сложения соединены соответственно с первыми и вторыми входами третьего блока вычитания и треть- 55 его блока сложения, выходы которого подключенй к первым входам первого элемента сравнения, входам блока инвертирования и первым информационным входам первого коммутатора и преобразовате-. ля параллельного кода в последовательный, первый источник постоянного кода, выходы которого соединены с вторыми входами первого блока сравнения, выход которого подключен к управляющему входу первого коммутатора, выходы блока инвертированля соединены с вторыми информационными входами первого коммутатора, выходы которого подключены к входам первого блока деления, выходы которого соединены с первыми входами второго блока деления, выходы третьего и четвертого блоков вычитания подключены к первым и вторым входам четвертого блока сложения, выходы которого соединены с вторыми входами второго блока деления, выходы которого подключены к вторым информационным входам преобразователя параллельного кода в последовательный, выход которого является выходом устройства, четвертый блок вычитания, выходы которого подключены к входам третьего блока деления, выходы третьего блока вычитания соединены с первыми входами четвертого блока деления, второй коммутатор, второй выход синхрогенератора подключен к входам синхронизации блока временных задержек и преобразователя параллельного кода в последовательныи, третий выход синхрогенератора соединен с тактовым входом преобразователя параллельного кода в последовательный, о т л и ч а ю щ е е с я тем, что, с целью повышения информативности, в устройство введены блок перемножения, второй источник постоянного кода и второй элемент сравнения, первые и вторые входы которого подключены к выходам соответственно третьего блока вычитанля и четвертого блока вычитания, первые входы которого подключены к выходам первого коммутатора, первые и вторые входы блока перемножения подключены к выходам соответственно первого и второго блоков деления, выходы блока перемножения соединены с вторыми входами четвертого блока вычитания, выходы третьего блока деления подключены к вторым входам четвертого блока деления, выходы которого, выходы второго источника постоянного кода и выход второго элемента сравнения соединены соответственно с первыми и вторыми информационными и управляющим входами второго коммутатора, выходы которого подключены к третьим информационным входам преобразователя параллельного кода в последовательный.