Устройство для обработки прерываний

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем. Цель изобретения - повышение быстродействия. Устройство содержит приоритетный шифратор, генератор импульсов, дешифратор, счетчик, мультиплексор, триггеры, элементы И, ИЛИ, ИЛИ-НЕ, регистр кода периферийного устройства и коммутаторы. 1 табл., 1 ил.

СОНИ СОВЕТСНИХ

СОЦИАЛИСтИЧЕСНИХ !

ЕСПУЬЛИН л9) SU пш 1

75 А1 г

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОВРЕТЕНИЯМ И ОТНРЫТИЯМ

П! И ГННт СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к двторСном свидяткльствм щ)5 С 06 Р 9/46 (21) 4090581/24-63 (22) 18.07,86 (46) 1$.11.90. Бюл. h"- 42 (72) Н.Ф.Сидоренко, Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко, Б.В.Остроумов и Н.П.Благодарный (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 1341640, кл. С 06 F 9/46, 1987.

Авторское свидетельство СССР

В 1142836, кл. С 06 F 9/46, 1985.

Заявка Японии Р 55-3735, кл. С 06 F 3/00, 1986.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем.

Целью изобретения является повышение быстродействия.

На чертеже приведена функциональная схема устройства для обработки прерываний.

Устройство содержит регистр l прерываний, регистр 2 кода прерывающего устройства, и коммутаторов 3.1-3.п, (n-1) логических элементов 4.1-4.(п-l)

ИЛИ, мультиплексор 5, генератор 6 тактовых импульсов, первый 7, второй

8,и третий 9 триггеры, дешифратор

l0, приоритетный шифратор 11, первый 12, второй 13 и третий 14 логические элементы И, логический элемент

ИЛИ-НЕ 15, вход 16 сигнала циклического опроса, вход 17 сигнала готовности устройства, входы 18 прерываний устройства, группу выходов 19

2 (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ПРЕРЫВАНИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем. Цель изобретения — повышение быстродействия, Устройство содержит приоритетный шифратор, генератор импульсов, дешифратор, счетчик, мультиплексор, триггеры, элементы И, ИЛИ, ИЛИ-НЕ, регистр кода периферийного устройства и коммутаторы. 1 табл.. 1 ил. устройства кода периферийного устройства и выход 20 сигналя прерывания устройства, Регистр предназначен для приема и хранения сигналов прерываний от периферийных устройств, Каждый разряд регистра закреплен за одним устройством. Сигналы прерываний на устройство поступают по входам 18. Регистр

2 служит для хранения кода периферийного устройства, требующего прерывания и имеющего в данный момент выс.ший по сравнению с другими периферийными устройствами приоритет (в режиме приоритетного опроса), либо обслуживаемого в текущий момент времени (в режиме циклического опроса).

Коммутаторы 3 осуществляют передачу сигналов прерываний с выходов регистра l прерываний на входы приоритетного шифратора ll в режимах циклического опроса и прерываний по приоритету. В зависимости ат комбинаций

1606975

Входные сигналы Выходные сигналы

00О

О01

01О

001

-Ol l

ОООО

0001

001Î

0011

0100 управляющих сигналов на входах первого и второго логических элементов И коммутаторов они осуществляют либо передачу, либо маскирование входных сигналов. Логические элементы ИЛИ 4

5 служат для формирования управляющих сигналов на коммутаторе 3, маскирую"щих прохождение через них сигналов прерываний в режиме циклического опроса. мультиплексор 5 передает сигнал прерывания от реэистра il прерываний

На выход 20 устройства.

Генератор 6 тактовых импульсов ,формирует на первом, втором и третьем выходах три последовательности тактовых импульсов с соответствующнг . r ми задержками iq, q> и L qi относительно друг друга. 20

Первый три г r ер 7 пр едназнач ен для управления устройством при готовности процессора к обработке прерываний, Сигнал готовности процессора для обработки прерь|ваний поступает на вход 25

17 устройства.

Второй триггер 8 служит для задания режима работы устройства. В режиме циклического опроса прерываний второй триггер 8 находится в единичном состоянии, при обработке прерываний по приоритету — в нулевом состоянии, Третий триггер 9 слунит для управления работой коммутаторов 3 в режиме З циклического опроса.

Дешифратор 10 предназначен для .формирования унитарного кода периферийного устройства, требующего прерывания, н управления коммутаторами 3 4р в различных режимах работы устройства, Приоритетный шифратор ll служит для формирования кода периферийного устройства., требующего прерывания и 45 имеющего в текущий момент времени наивысший приоритет.

Для случая n=4 таблица соответствия, описывающая функционирование приоритетного шифратора ll имеет следующий BHp

М

Продолжение таблицы—

Входные сигналы Выходные сигналы

0101

OllO

Ol11

1001

10ll

ll00

1101

1111

001

001

001

001

011

001

001

Первый 12, второй 13 и третий 14 логические элементы И и логический элемент ИЛИ-НЕ 15 и обусловленные ими связи предназначены для формирования управляющих сигналов на регистр

2 кода прерывающего устройства, третий триггер 9 и коммутаторы 3.

На вход 16 сигнала циклического опроса устройства от процессора, обрабатывающего прерывание, в режиме циклического опроса периферийных устройств постоянно поступает сигнал.

В режиме обслуживания процессором прерываний по приоритету сигнал на входе 16 отсутствует.

На входе 17 сигнала готовности устройства присутствует сигнал при готовности процессора обслуживать прерывания и отсутствует в противном случае, На входы 18 прерываний от периферийных устройств поступают сигналы прерываний. Каждому. периферийному устройству в регистре 1 прерываний соответствует один триггер.

Устройство для обработки прерываний может функционировать в двух ре:жимах: приоритетного опроса; циклического опроса.

В режиме приоритетного опроса на входе 16 сигнала циклического опроса устройства сигнал отсутствует, Генератор 6 тактовых импульсов формирует на первом, втором и третьем выходах последовательности импульсов Tl, Т2 и Т3. По первому импульсу последовательности Тl подтверждается нулевое состояние второго триггера 8, а первый триггер 7 перейдет в единичное состояние, так как íà D-вход последнего с входа 17 сигнала готовности устройства поступает сигнал (процес5 160697 сор готов к обслуживанию прерываний от периферийных устройств).

Кроме того, в регистр l прерываний с входов 18 прерываний устройст5 ва записываются сигналы прерываний.

С выходов регистра 1 прерываний сигналы поступают на информационные входы мультиплексора 5 и на первые входы первых и вторых логических !О элементов И коммутаторов 3, Так как после включения устройства все его элементы памяти (первый 7, второй 8 и третий 9 триггеры, регистр прерываний и регистр 2 кода прерывающего устройства) находились в нулевом состоянии (цепи установки устройства в нулевое состояние на схеме не показаны), то после первого импульса последовательности Tl (при наличии 20 сигнала на входе 17 сигнала готовности устройства) первый триггер 7 перейдет в единичное состояние и в регистр

1 прерываний запишутся запросы на прерывание от периферийных устройств. 25

Сигналы с выходов регистра 1 прерываний, соответствующих периферийным устройствам, требующим в текущий момент времени прерывания процессора, через первые логические элементы И 30 коммутаторов 3 поступят на приоритетный шифратор I! ° Последний на своих выходах сформирует код периферийного устройства с наивысшим приоритетом, требующего в текущий момент прерывания процессора. С выхода приоритетного шифратора ll код поступит на информационные входы регистра 2 кода прерывающегоустройства и на входы логического элемента ИЛИ-НЕ !5, 40

При поступлении с второго выхода генератора 6 тактовых импульсов первого импульса последовательности Т2 на выходе первого логического элемента И 12 появится импульс. Этот 45 импульс поступит на С-вход третьего триггера 9 и подтвердит его нулевое состояние, так как в этот период времени на D-вход третьего триггера

9 поступает нулевой сигнал, 50

При поступлении с третьего выхода генератора 6 тактовых импульсов первого импульса последовательности Т3 на выходе второго логического элемента И 13 появляется импульс, от- 55 крывающий по заднему фронту регистр

2 кода прерывающего устройства. При этом в регистр 2 кода прерывающего устройства с выходов приоритетного

5 б шифратора 11 записывается код периферийного устройства, требующего прерывания, С выходов регистра 2 кода прерывающего устройства код поступит на группу выходов 19 устрдйства кода периферийного устройства и на дешифратор !О. С выходов дешифратора 10 унитарный код периферийного устройства, требующего прерывания, поступит на управляющие входы мультиплексора 5 ° При этом сигнал запроса прерывания от периферийного устройства с наивысшим приоритетом с соответствующего выхода регистра 1 прерываний через мультиплексор 5 поступит на выход 20 сигнала прерывания устройства.

Приняв с выхода 20 устройства сигнал прерывания, а с группы выходов

19 устройства код периферийного устройства, процессор снимает сигнал готовности с входа 17 устройства и приступает к обработке прерывания.

В процессе обработки прерывания устройство функционирует следующим образом.

При поступлении импульса последовательности Т! в регистр 1 прерываний записываются сигналы прерываний, первый 7 и второй 8 триггеры переходят в нулевое состояние. Так как первый триггер 7 находится в нулевом состоянии, то импульсы последовательностей

Т2 и ТЗ íà выходы первого 12 и второго 13 логических элементов И не поступают и на выходах 19 и 20 устройства информация не изменяется.

После обработки очередного прерывания от периферийного устройства процессор выдает на вход 17 устройства сигнал готовности к обработке следующих прерываний.

При поступлении очередного импульса последовательности Т! первый триггер 7 переходит в единичное состояние и устройство приступает к обработке последующего прерывания от периферийного устройства, имеющего в текущий момент времени наивысший приоритет.

При отсутствии сигналов прерываний от периферийных устройств все триггеры регистра 1 прерываний будут находиться в нулевом состоянии. При этом на выходе приоритетного шифратора

ll, а следовательно, и на выходах 19 и 20 устройства сигналы будут отсутствовать, 1606975

В режиме циклического опроса периферийных устройств устройство функционирует следующим образом.

На вход 16 устройства циклического опроса в этом режиме поступает сигнал от процессора. При готовности процессора к обслуживанию прерываний на вход 17 поступает сигнал готовности процессора. 10

При поступлении первого импульса последовательности Т1 от генератора

6 тактовых импульсов первый 7 и второй 8 триггеры переходят в единичное состояние, третий триггер 9 — в нуле- 15 вое состояние, а в регистр 1 прерываний записываются сигналы прерываний от периферийных устройств. На выходе третьего логического элемента

И 14 появляется единичный сигнал, 2р открывающий по второму входу вторые логические элементы И коммутаторов

3 и закрывающий по второму инверсному входу первые логические элементы И этих коммутаторов.

Сигналы с выходов первых j логи.— ческих элементов ИЛИ 4 (где j - код периферийного устройства, записанный в регистре 2 кода прерывающего уст.— ройства) закрывают соответствующие 30 коммутаторы 3 по третьему инверсному входу вторых логических элементов И, Следовательно, сигналы только с К-х разрядов регистра 1 прерываний (где

jg К(n) через соответствующие комму- 35 таторы 3 поступают на входы приоритетного шифратора ll. На выходе приоритетного шифратора 11 сформируется код периферийного устройства с наивысшим приоритетом. 40

После окончания обслуживания процессором текущего прерывания устройство для обработки прерываний сможет обслуживать прерывания от периферийных устройств, приоритет ко- 45 торых ниже., чем приоритет ранее обслуженного периферийного, устройства, После обслуживания периферийного устройства с наименьшим приоритетом на входах приоритетного шифратора 11 50 будут присутствовать нулевые сигналы.

При этом по импульсу последовательности Т2 третий триггер 9 перейдет в единичное состояние, в результате чего по второму входу третий логический 5 элемент И 14 будет закрыт. Это приведет к включению коммутаторов 3 по .первым логическим элементам И, через которые информация с регистра 1 прерываний поступит на входы приоритетного шифратора 11. По импульсу последовательности Т3 в региетр 2 кода прерывающего устройства запишется код периферийного устройства, требующего прерывания и имеющего в текущий момент времени наивысший приоритет.

Далее в этом режиме устройство функционирует аналогично описанному алгоритму, Если необходимо обработать несколько прерываний подряд от одного периферийного устройства, то на выходе

20 сигнала прерывания устройства будет присутствовать единичный сигнал до тех пор, пока прерывания не будут обслужены. При этом процессор на вход

1? готовности устройства выдает сигнал только после отсутствия сигнала прерывания на выходе 20 устройства.

Формула изобретения

Устройство для обработки прерываний, содержащее приоритетный шифратор, генератор тактовых импульсов, первый выход которого соединен с управляющим входом регистра прерываний, С-входами первого и второго триггеров и R- входом третьего триггера, второй выход вЂ,с первым входом первого логического элемента И, третий выход — с первым входом второго логического элемента И, выход которого соединен с управляющим входом регистра кода прерывающего устройства, а второй вход — с вторым входом йервого логического элемента И и единичным выходом первого триггера, при этом единичный выход второго триггера соединен с первым входом третьего логического элемента И, второй вход которого соединен с нулевым выходом третьего триггера, С-вход которого подключен к выходу первого логического элемента И, а D-вход — к выходу логического элемента ИЛИ-НЕ, при этом входы логического элемента ИЛИ-НЕ соединены с выходной группой приоритетного шиф„атора и информационными входами регистра кода прерывающего устройства, группа выходов которого образует выход кода периферийного устройства и соединена с входами дешифратора, и выходов которого соединены сооТВВТсТ венно с первыми входами (и-1) логических элементов ИЛИ и вторым входом (п-1)-го логического "ëåìåíòà ИЛИ, 10

160б 975

Составитель Г.Милославский, Редактор Е,Копча Техред Л.Олийнык Корректор О.Ципле

Заказ 3550 Тираж 574 Подписное иям п и ГКНТ СССР

ВНИИПИ Государственного комитета по изобретениям и открытиям при

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Пате т,, р

"П н " r Ужго од ул. Гагарина, 101 при этом выход каждого последующего логического элемента ИЛИ соединен с вторым входом предыдущего логического элемента ИПИ, мультиплексор, выход 5 которого является выходом сигнала прерывания устройства, а информационные входы соединены с выходами регистра прерываний, информационные входы которого являются входами прерываний устройства, причем 9-входы первого и второго триггеров являются соответственно входами сигналов готовности и циклического опроса устройства, о т л и ч а ю щ е е с я тем, что, с 15 целью повышения быстродействия, в его состав введены и коммутаторов из логических элементов 2И-ИЛИ, выходы которых соединены с входами приоритетного шифратора, объединенные первые входы первых и вторых логических элементов И коммутаторов подключены соответственно к выходам регистра прерываний, вторые инверсные входы первых логических элементов И и вторые входы вторых логических элементов И коммутаторов — к выходу третьего логического элемента И, третьи инверсные входы вторых логических элементов И первых (n-1) коммутаторов соединены соответственно с выходами (и-1) логических элементов ИЛИ, а третий инверсный вход второго логического элемента И п-го комкутаторас п-м выходом дешифратора, причем выходы дешифратора соединены с управляющими входами мультиплексора. !