Реверсивный регистр сдвига

 

Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия для преобразования последовательного кода в параллельный с основанием √2, и наоборот, при разработке распределителей импульсов, а также при создании АЦП поразрядного кодирования и интерполяторов. Цель изобретения - расширение области применения, заключающаяся в обеспечении сдвига кода с основанием 2 на два разряда за один такт. Поставленная цель достигается за счет введения двух элементов И, двух элементов ИЛИ, второго N-разрядного регистра, 2N мультиплексоров. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 19 00

15398/24-24 . 12.88 .11.90. Бюл. № 43 нницкий политехнический институт

А. Квитка, В. П. Кожемяко, ороновский и В. С. Стратиенко

l.327:66 (088.8) торское свидетельство СССР

102, кл. G 11 С 19/00, 1987. отехника ЭВМ./Под ред. Г. Н. СолоМ.: Высшая школа, 1985, с. 84, тельной

Изо ной тех тельнои вано в последо зовани лельны разраб также кодиров

Цел ти при нии сдв ряда за

На ная сх

Реве первый и 2 сдв первый

6 и в

8о — 8в-> рядных выходы (21) 4 (22) 0 (46) 2 (71) В (72) Н.

А. И. (53) 68 (56) А № 1410

Схе вьева. рис. 4.6 (54) P (57) ВЕРСИВНЫЙ РЕГИСТР СДВИГА зобретение относится к вычислитехнике, автоматике и цифровой ретение относится к вычислительике, автоматике и цифровой измеритехнике и может быть использоарифметико-логических устройствах ательного действия для преобрапоследовательного кода в паралкод с основанием - /2 и наоборот при тке распределителей импульсов, а при создании АЦП поразрядного ания и интерполяторов. изобретения — расширение обласенения,. заключающееся в обеспечега кода с основанием 2 на два разодин такт. ертеже представлена функциональма реверсивного регистра сдвига. сивный регистр сдвига содержит и второй и-разрядные регистры 1 ига, 2п мультиплексоров 30 — 32n — I

4 и второй 5 элементы И, первый орой 7 элементы ИЛИ, выходы и 9о — 9„ соответственно и-разрегистров 1 и 2, информационные

Оо — 10г„ регистра, первую шину 1!

„„SU „„1608751

2 измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия для преобразования последовательного кода в параллельный с основанием /2 и, наоборот, при разработке распределителей импульсов, а также при создании АЦП поразрядного кодирования и интерполяторов. Цель изобретения — расширение области применения, заключающаяся в обеспечении сдвига кода с основанием 2 на два разряда за один такт. Поставленная цель достигается за счет введения двух элементов И, двух элементов ИЛИ, второго и-разрядного регистра, 2 и-мультиплексоров. 1 ил. синхронизации, шину 12 управления режимами работы мультиплексоров регистра, вторую шину 13 синхронизации, первую 14 и вторую 15 шины управления направлением сдвига, первую — четвертую шины 16 — 19 поступления последовательного кода, шину

20 сброса, информационные входы 21о—

21„I, 22p — 22„ поступления параллельного кода первой и второй групп регистра, первый 23 и второй 24 входы управления режимами работы.

Реверсивный регистр сдвига может выполнять: параллельный ввод двух и-разрядных кодов, одного 2п-разрядного кода; сдвиг вправо (влево) на один разряд двух и-разрядных кодов, одного 2п-разрядного кода; сдвиг вправо (влево) на два разряда 2п-разрядного кода за один такт; запись последовательного кода, начиная со старших и младших разрядов; запись последовательного 2п.-разрядного кода с одновременной записью четных и нечетных разрядов, начиная со старших и младших разрядов.

1608751

Реверсивный регистр сдвига является однотактным и при поступлении одного тактового импульса обеспечивает сдвиг одновременно всего числа на один разряд вправо или влево. Для записи 2п-разрядного числа в регистр используются входы

2lo — 21„ i и 22o — 22, регистра. Причем на первые из них поступают четные разряды кода й/2 (или двоичного кода), на вторые— нечетные разряды кода /2 (или двоичного кода) . С помощью указанных шин можно записать в регистры I и 2 одновременно два независимых двоичных кода N и N .

Последовательная запись 2п-разрядного кода числа, начиная с младших разрядов (сдвиг вправо), осуществляется с помощью шины 16 и шины 19, начиная со старших разрядов (сдвиг влево) . Возможна также раздельная последовательная запись независимых двоичных кодов Ni u Nz путем использования шин 16 и 17 (сдвиг вправо) и шин 18 и 19 (сдвиг влево). Сигналами, поступающими в шины 13 — 15, осуществляется сдвиг и задаются функции регистра.

При коде S So= l I осуществляется прием чисел, при 5 5о=01 и SiSo= IO — соответственно сдвиг влево или вправо.

Реверсивный регистр сдвига работает следующим образом.

Работе устройства предшествует установка регистров I и 2 сдвига в нулевое состояние путем приложения к шине 20 сброса нулевого сигнала. Синхронный параллельный ввод 2п бит информации осуществляется при наличии на входах So и S регистров 1 и 2 напряжения высокого уровня.

Входная информация, поступившая на входы

2lo — 21„ i и 22o — 22,, присутствует в виде параллельных кодов на входах Xo — Х„ регистров и появляется на выходах Qo — Q„ с приходом фронта синхроимпульса на

С-входы, присутствующего в шине 13.

С помощью мультиплексоров 3o — 32n формируется полноразрядный код с основанием

/2, если четные разряды данного кода записаны в первый регистр 1 сдвига, а нечетные — во второй регистр 2 сдвига. Для выдачи кода /2 необходимо к шине 11 приложить нулевой сигнал, а к шине 12 — единичный сигнал. В случае формирования 2п разрядного двоичного кода к шинам 11 и 12 прилагаются нулевые сигналы. Аналогичные сигналы обеспечивают выдачу двух независимых двоичных кодов N и Л р. Причем

2п-разрядные коды присутствуют на выходах 10o — 10 Ä i, n-разрядные N„ Nz соответственно на выходах 10o — 10„ и

10Ä вЂ” 102„. . Сдвиг вправо происходит синхронно при подаче фронта импульса синхронизации на шину 13, когда на входе So высокий уровень (единичный сигнал), а на входе Si низкий уровень (нулевой сигнал) регистров 1 и 2 сдвига. В том случае, когда запись последовательного 2п-разрядного кода (двоичного или кода - /2) выполняется за 2п тактов сдвигом вправо, код поступает на вход D регистра 1 по шине 16.

На входе 23 при этом присутствует единичный сигнал. Когда на входе S, низкий уровень, на входе Si высокий, информация

5 сдвигается влево синхронно. Информация, подлежащая записи старшими разрядами, поступает вперед на вход DL регистра 2 сдвига по шине 19. На входе 24 присутствует единичный сигнал, а на входе

23 — нулевой. Для последовательной за10 писи информации 2п-разрядного кода за и тактов четные разряды кода (So=0, Si=I) поступают по шине 16 на вход D„ регистра 1, а нечетные — по шине 17 на вход D регистра 2 через элемент ИЛИ 6.

На управляющих входах 23 и 24 при этом присутствуют нулевые сигналы.

Запись старшими разрядами последовательного кода производится при So= l, Si=O, а информация поступает на вход

D первого регистра 1 по шине 18 через

20 элемент ИЛИ 7, а на вход Di.i.второго регистра 2 — по шине 19. Выходные сигналы при сдвиге вправо на разряд

2п-разрядного кода снимаются, присутствуют на выходе 102„0 при сдвиге на два разряда вправо за один такт на выходах

10 . 2 и 102, 1. Если сдвиг осуществляется влево на один разряд, сигнал присутствует на выходе 10о, а если на два разряда за такт — на выходах IOi и 10о. В том случае, когда сдвигаются два кода N и N2, выходные сигналы снимаются с выходов 10„ и 10, 2 при правом сдвиге и с выходов 10о и 10„при левом сдвиге.

Формула изобретения

Реверсивный регистр сдвига, содержащий первый и-разрядный регистр сдвига, С-вход которого подключен к первой шине синхронизации регистра, входы управления направлением сдвига подключены соответственно к первой и второй шинам управления направлением сдвига регистра, вход последовательного ввода информации при сдвиге вправо подключен к первой шине поступления последовательного кода регистра сдвига, информационные входы первого и-разрядного регистра являются информационными входами поступления параллельного, кода первой группы регистра сдвига, вход сброса подключен к шине сброса регистра сдвига, отличающийся тем, что, с целью расширения области применения за счет обеспечения сдвига кода с основанием - /2 на два разряда за один такт, в него введены два элемента И, два элемента ИЛИ, второй и-разрядный регистр, 2п мультиплексоров, выходы которых являются соответствующими информационными выходами регистра сдвига, i-й (где i=Own — ТГ выход первого и-разрядного регистра подключен к первому информационному входу

i-го мультиплексора и второму информационному входу 2i-го мультиплексора, i-й

1608751

Ъr Я

Составитель А. Ершова

Редактор Н. Лазаренко ТехредА. Кравчук Корректор Т. Колб

Заказ 3622 Тираж 487 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4, 5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101! выхо ключ (и+! маци сора, 2п м ствен шине плекс регис перво являе мом к вто первы шине а вы тельн вправ вый входу

5 второго и-разрядного регистра поди к первому информационному входу

-го мультиплексора и второму инфорнному входу (2i+1) -го мультиплекпервые и вторые управляющие входы льтиплексоров подключены соответо к второй шине синхронизации и правления режимами работы мультиров регистра, (и — 1)-й выход первого ра сдвига подключен к первому входу о элемента И, второй вход которого 1ð ся первым входом управления режиаботы регистра, а выход подключен ому входу первого элемента ИЛИ, вход которого подключен к второй поступления последовательного кода, од подключен к входу последова- 15 го ввода информации при сдвиге второго и-разрядного регистра, перыход которого подключен к первому второго элемента И, второй вход

6 которого является вторым входом управления режимом работы регистра, а его выход подключен к второму входу второго элемента ИЛИ, первый вход которого подключен к третьей шине поступления последовательного кода регистра, а выход подключен к входу последовательного ввода информации прн сдвиге влево первого и-разрядного регистра, С-вход, S1 u So-входы, вход последовательного ввода информации при сдвиге влево и вход сброса второго и-разрядного регистра подключены соответственно к первой шине синхронизации, к первой и второй шинам управления направлением сдвига, четвертой шине поступления последовательного кода, регистра, информационные входы поступления параллельного кода второго п-разрядного регистра являются информационными входами поступления параллельного кода второй группы регистра.