Ячейка памяти для регистра сдвига на мдп-транзисторах

 

Изобретение относится к вычнс - лительной технике и может быть использовано в устройствах для сдвига и хранения информации; Целью 1 изобретения является у 7роще1ше ячей- ;Ки памяти эа счет сокращения числа Общих шин с трех до двух. Цель дб- : стирается за счет того, что затвор и исток нагрузочного транзистора 4 соединены со стоком передающего и затвором ключевого транзисторов соОтветственно, 1 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 19/28

fl0 ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ П Нт СССР И

" " а.: Ц, („ 4 (У;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ :- ;:::-:::. :;:: "":- " .

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

12 (46) 23.09.92. Г>юл. Р 35 (21) 4490030/24 (22) 02.10.88 (721 В,А.Êàíàêèí, С.И.Наймарк, Е.И.Мануйлова и O,À,Cîëîìåííèêîâ

; (53) 681. 327. 66 (088.8), (56) Буренков И.Н.. и др. Микрозлектронные схемы цифровых устройств.

И.: Сов. радио, с, 152-153, рис.4е21е

Патент США В 3937984. кл. С 11 С 19/28, 1976. (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА

СДВИГА НА МДП-ТРАНЗИСТОРАХ

И9>Б0(и) Д

t (57) Изобретение относится к вычис лительной технике и может быть использовано в устройствах для сдви" .

ra и хранения информации. Целью, изобретения является прощение ячей:,ки памяти sa счет сокращения числа общих шин с трех до двух. Цель достигается за счет того, что затвор

:и исток нагрузочного транзистора 4 соединены со стоком передающего и затвором ключевого транзисторов соот.ветственно . 1 ил.

Изобретение относится к вычислительной технике и может !)t.ITb исполь" в зовано в устройствах для сдвцт а и хранения информации, 5

Целью изобретения является упрощение ячейки памлти за счет сокращения числа общих шин с трех до двух., Схема ячейки памяти н регистр сдвига построенный на таких ячейках! 1(}

В ! памяти, приведены на чертеже.. !

Ячейка i памяти содержит ключевой 2, передающий 3 и нягруэочный 4 транзисторы, варактор 5» первый 6 н второй 7 тактовые входы. Па черте- 15 же показаны также последовательные информационный вход 8 и выход 9 регистра» параллельные инфсрмацион ные выходы 10 ячеек памяти, первый

t1 и второй 12 тактовые входы ре- 20 гистра

Ячейка в составе регистра сдви . а работает счедующим образом.

Иа второй тактовый вход 12 податся напряжение, равное нулю, а на ервый тактовый вход 11 - высокое напряжение, которое открывает ключевой транзистор 2. Б это же время с входа 8 на сток ключевого трапэис-. .."ора 2 первой ячейки подается вы- 39 еское напряжение, которое поступает на затвор передающего транзистора

3 и первый вывод варактора 5. Передающий транзистор 3 при этом открываетсн и через свой открытый канал соединяет варактор 5 с вторым тактовым входом 7, Затем напрнжепие на первом тактовом входе 6 уменьшается до пуля, ключевой транзистор 2 за. к рыв ае тен, но высокое напряжение на первом выводе. варактора 5 остается,, и передающий транзистор 3 остается открытым. Затем напряжение па входе

8 (сток ключевого транзистора 2) уменьшаетсн до нуля, HB второй так-;.îDûé вход 7 подаетсн высокое на"

Пряжение, которое поступает на сток передающего транзистора 3, па затвор нагруэочного транзистора А и па затвор ключевого транзистора 2 после- 5> дующей ячейки памяти, так как отно™

1„} шепие — иагруэочиого транзистора 4

3. меньше, чем у передающего транзистора 3, то напряжение на выходе первой ячейки близко к напряжению на втором тактовом входе 7. Это напря жение через открытый ключевой транзистор 2 последующей ячейки регистра передается на первый вывод варактора этой ячейки и открывает передающий транзистор 3 точно так же, как в предыдущей ячейке.

Затем па втором тактовом входе 7 напряжение снижается до нуля, при зтом выходное напряжение первой ячейки также уменьшается до нуля, а напряжение на варакторе последующей ячейки сохраняется высоким и держит открытым передающий транзистор

3 этой ячейки. Далее на первый тактовый вход 11 снова подается высокое, напряжение, и процесс сдвига повторяется так, как было описано выше.

Сдвигаемая информация определяется сигналами, поступающими на вход О.

Один разряд регистра сдвига сос.» тавляют две ячейки памяти.

Формулa изобретения

Ячейка памяти для регистра сдвига на ИДП-транзисторах, содержащая клю- чевой, передающий, нагрузочный транзисторы и варактор, причем исток ключевого транзистора соединен с затвором передающего транзистора и с первым выводом варактора, исток передающего транзистора соединен со сто" ком нагруэочпого транзистора и с вторым выводом варактора, сток ключевого трапэистора является информационным входом, а исток передающего транзистора — информационным выходом ячейки памяти, затвор ключевого транзистора и сток передающего транзистора являются соответственно первым и вторым тактовыми входами ячейки памнти, о т л и ч а ю щ G H с я т=м, что, с целью ее упрощения, затвор и исток: нагруэочного транзистора сое-! динены со стоком передающего и затвором ключевого транзисторов соответственно .

Ячейка памяти для регистра сдвига на мдп-транзисторах Ячейка памяти для регистра сдвига на мдп-транзисторах 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига

Изобретение относится к вычислительной технике и может быть использовано в регистрах сдвига на основе приборов с переносом

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения асинхронных устройств приема и передачи информации, каждая последовательность которой сопровождается стартовым и стоповым (одним или двумя) битами

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах динамической памяти, а также для хранения как аналоговой, так и цифровой информации в устройствах на основе микросхем с зарядовой связью с электрическим и оптическим ее вводом

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах на основе приборов с зарядовой связью (ПЗС), запоминающих устройствах, приемниках оптической информации и т.п

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах на основе приборов с зарядовой связью (ПЗС), запоминающих устройствах, приемниках оптической информации и т.п

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ)

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы. Сдвиговый регистр содержит одну или более схем каскадного соединения, в каждой из которых разряды соединены друг с другом каскадом с обеспечением возможности передачи импульса сдвига, причем по меньшей мере одна из указанных одной или более схем каскадного соединения содержит в числе своих разрядов группу последовательных разрядов, а каждый разряд группы последовательных разрядов содержит первый выходной транзистор, второй выходной транзистор, первый конденсатор, второй конденсатор, входной вентиль, первый переключающий элемент, второй переключающий элемент, третий переключающий элемент, четвертый переключающий элемент и пятый переключающий элемент. 3 н. и 8 з.п. ф-лы, 16 ил.

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение возможности двунаправленной передачи информации и минимизация занимаемой площади кристалла БИС. Устройство содержит ячейки, каждая из которых состоит из двух коммутирующих и информационного p-МОП транзисторов, p-МОП транзисторов управления нагрузкой, нагрузочного p-МОП транзистора, варактора, тактовых шин, шины нулевого потенциала, а также двух дополнительных p-МОП транзисторов управления нагрузкой в нечетной ячейке или второго варактора в четной ячейке. 3 ил.

Группа изобретений относится к оптоэлектронике и микроэлектронике и может быть использована для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение двунаправленной передачи информации сдвигового регистра, повышение стабильности работы в условиях существенных паразитных емкостей тактовых шин, а также минимизация занимаемой площади кристалла интегральной схемы. Устройство содержит ячейки, каждая из которых состоит из коммутирующих и информационных МДП-транзисторов n-типа, коммутирующих и информационных МДП-транзисторов р-типа, шины питания, шины нулевого потенциала, тактовых шин. 3 н.п. ф-лы, 9 ил.

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах. Техническим результатом является обеспечение реверсивности сдвига информации внутри динамического регистра сдвига, минимизация занимаемой площади кристалла ИС, обеспечение возможности двунаправленной передачи информации и стабильной работы устройства в условиях существенных паразитных емкостей тактовых синхронизирующих шин. Устройство состоит из ячеек, каждая из которых содержит МДП-транзисторы, конденсаторы, общую шину, синхронизирующие шины. 1 з.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении возможности переключать порядок сканирования линии сигналов сканирования при предотвращении увеличения поверхности схемы, потребления тока и недостаточного заряда пиксельной емкости. Сдвиговый регистр содержит множество бистабильных схем, имеющих первое состояние и второе состояние и соединенных последовательно друг с другом, при этом множество бистабильных схем последовательно переходит в первое состояние на основе, по меньшей мере, четырехфазных синхросигналов, включающих в себя двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада нечетного порядка из множества бистабильных схем, и двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада четного порядка из множества бистабильных схем, в котором каждая бистабильная схема включает в себя: выходной узел; элемент переключения управления выводом; первый и второй модули заряда для заряда первого узла. 3 н. и 22 з.п. ф-лы, 30 ил.
Наверх