Микропрограммное устройство управления с контролем

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 5 G 06 F 9/22, 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР. (21) 4351558/24 (22) 26.10.87 (46) 15.01.91. Бюп. Р 2 (72) A.Ê. Шабанов (53) 681,3(088,8) (56) Авторское свидетельство СССР

Р 1140121, кл. Г 06 F 9/22, 1983.

Патент Японии Р 66-3219, кл. С 06 F 11/10, 1982. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛГМ (57) Изобретение относится к автоматике и вычислительной технике и может найти применение в контроллерах систем с резервированием. Цель изобретения — повышение отказоустойчивости за счет выполнения последовательности микрокомаид завершения после обнаружения ошибок в работе, за счет изменения режимов формирования адреса и декодирования выходного слова памяти без увеличения его длины. Устройство содержит узел 1 формирования следующего адреса, счетчик 2 (регистр адреса), блок 3 посто„,80„„1621026 А 1 янной памяти, узел 4 контроля, триг— гер 5 ошибки, триггер 11 пуска и генератор 10 тактовых импульсoH.

В устройстве обеспечивается формирование на выходах 18 I

5 переход к последовательному выполнению микрокомлид программы лвлрий ого злвершеиия, начиная с нулевого адреса. Причем помехоустойчивое кодирование этих команд обеспечивается без увеличения длины слова памяти за счет устранения функциональных полей обычных микрокоманд, не используемых при аварийном завершении работы, Устройство дополнительно имеет вход 12 оста— нова и выходы аварийного управления

1 и синхронизации 14. 4 ил, 1621026

Из обр ет ени е относится к авт оматике и вычислительной технике и может найти применение в контроллерах ввода-вывода систем с резервированием, 5 например мультипроцессорных.

Цель изобретения — повышение отказоустойчивости за счет выполнения последовательности микрокоманд завершения после обнаружения ошибок в работе, эа счет изменения режимов формирования адреса и декодирования выходного слова памяти без увеличения его длины.

Эффект повышения надежности работы 15 достигается путем изменения режимов формирования адреса и декодирования выходного слова памяти. Возможность достижения указанного эффекта без .увеличения длины выходного слова памяти объясняется различием принципов использования информации в выходном слове памяти на различных этапах работы. Если в основном режиме работы выходное слово памяти должно нести 25 информацию об использовании управляющих сигналов, правилах. выбора следующего адреса обращения, изменении выходных сигналов на данном шаге и иметь небольшую избыточность для обеспечения текущего контроля, то после обнаружения ошибки с переходом в режм аварийного завершения,,при котором внешние управляющие сигналы не анализируются,. а адреса изменяются по жесткому закону, вся длина выходного слова памяти используется для помехоустойчивого кодирования команды об изменении выходных сигналов аварийного управления на данном 40 шаге.

На фиг, i приведена структурная схема микропрограммного устройства управления с контролем, на фиг. 2— временные диаграммы работы устрой- 45 ства.

Устройство (фиг. 1) содержит узел

I формирования следующего адреса,. счетчик 2, блок. 3 постоянной памяти, узел 4 контроля, первый ХК-триггер 5

50 ошибки, шифратор 6, второй IK-триггер

7 строба, демультиплексор 8, элемент

И 9, генератор 10 тактовых импульсов, триггер 11 пуска, вход 12 останона устройства, вход 13 пуска устройства, выход 14 синхронизации устт- 55 ройства, выход 15 ошибки устройства, выход 16 аварийного управления уст, ройства, вход 17 кода операции устройства, выход 18 микрокоманд устройства „

Устройство работает следующим образом.

После прихода пускового импульса

I на вход 13 пуска устройства триггеры

5 ошибки и ? строба устанавливаются в нулевое состояние, а триггер 11 пуска — в единичное, при этом на вход разрешения rенератора 10 тактовых импульсов поступает разрешающий потенциал, и он начинает формировать на своих выходах две последовательности сдвинутых импульсов (фиг ° 2-4,1 .

Поскольку с выхода триггера ошибки на управляющий вход демультиплексора 8 поступает нулевой сигнал, то импульсы с второго выхода генератора

10 тактовых импульсов через демуль-. типлексор 8 будут поступать на вход записи счетчика 2, и по первому переднему фронту в него будет занесен адрес, сформированный узлом 1 формирования следующего адреса на основании кода операции, внешних условий и других управляющих сигналов, поступающих на вход 1?„Слово микрокоманды, соответствующее выбранному адресу, появится на выходе блока 3 постоянной памяти. Контроль микрокоманды выполняется с целью повышения достоверности функционирования на каждом шаге. Для этого узлом контроля может быть, например, простая схема контроля на четность выходного слова памяти или более сложная схема, определяющая принадлежность выходного слова памяти к множеству допустимых кодов микрокоманд. Если к моменту прихода с первого выхода генератора 10 тактовых импульсов заднего фронта импульса единичный сигнал ошибки на выходе узла 4 контроля не сформирован, то комбинация выходного слова микрокоманды безошибочна и внешние исполнительные устройства могут фиксировать и обрабатывать код микрокоманды,. поступающий с выходов 18 микрокоманд устройства по заднему фронту импульса на выходе

14 синхронизации. Признаком безошибочности комбинации для этих устройств является нулевой сигнал на выходе

15 ошибки устройства. По следующему переднему фронту импульса на втором выходе генератора 10 тактовых импуль" сов в счетчик 2 будет записан следующий адрес .якрокоманды, который

16? 1026 к этому моменту сформирует узел 1 формирования следующего адреса по результатам выполнения микрокоматгпы, поступившей на ее вторую группу входов, с учетом значений управллюгш1х сигналов на входах 17 управления,.

Этот процесс формирования последующих адресов и выполнения соответст" вующих им микрокоманд будет продолжаться до поступления на вход 12 останова сигнала останова, который, в частности, может бьгть сформирован самим устройством по sarrepiiierIJIJ< inrкла работы.

Если узел 4 контроля сформирует на выходе единичный сигнал оптибки к моменту прихода заднего фронта импульса с первого выхода генерато а

10 тактовых импульсов, то триггер 5 ошибки переключится в единичное состояние. Единичный сигнал на выходе триггера 5 ои)ибки разрепгает работу шифратора 6, переключает i alcтовые импульсы с второго выхоча генератора 10 тактовых имиулт сов на вход прибавления единицы в счетчике

2 с помошью демультиплексора 8 и, поступая на выход 15 ошибки устройства,, сигнализирует исполнительным устройствам, что они с момента полученил единичного сигнала на этом выход» не имеют права пользоватьсл выходами 18 микрокоманд усгройства, а до.!>кны использовать выходы 16 аварийного управления, фиксируя и обрабатывая сигналы на них по заднему <»polfту импульсов на выходе 14 сипхрони.)ации устройства. Причем с момента переключения в единичное состояние триггера 5 ошибки по заднему <>ронту импульса на первом выходе генератора

10 импульсов до заднего фронта импульса на его втором выходе, по которому в единичное состояние переключится триггер 7 стр оба, на в!сходе элемента И 9 будет формироваться стробирующий импульс,. который очистит (сбросит в "0") содержимое счетчика

2. С этого момента микропрсгралгмное устройство управления начнет В птолнение программы аварийного загзерп!ения работы, которая записана в блоке

3 постоянной памяти последовательно, начиная с нулевой ячейки, Структура слов микрокоманд программьг аварийного завершения, отличается от обычной„

Огги представляют собой закодированньге избыточным кодом, позволяющим!

О ! с

55 исправлять ошибки, команды установки выходных oèгпалов, последоватеггт,— ность изменения которых обеспечивает аварийное завершение работы. Возможность применения при кодирова микрокоманц аварийного .Iarrepllieirrrfr избыточного кода, Irc»parr!IF!I<)lrrei o OIIII16ки без увеличегигя длины выходного слова памяти, обеспечивается исключением на этом этапе из ми!срок<)манд полей адреса Ттерехоца и vJTpa13òiåirFrFT анализом входньгх условий, а также, возможно, сокрашением набора выходных сигналотз yJfpaIJ>re!!!I!I, которые необходимо фс)рмировать на этапе аварийного завершения . Та)ст!» Образом, есг;и переход к Jfpol рамме а 1)арийпого завершения вызван отка «О;\ lfprcoòopflc выходов блока 3 постоя!и!ог< памяти, то последствия таких откя эоп будут устранятьсл ппгфратсро> 6, !Тст!раг«1!>1-юптилг с111ибгсп, и I!eire !caïññ)ппт:Те кnJIIT г микрокомавд с ы>:ofTo>3 пгифратора О будут IIO<. Тугlатl lга B!1>:Р>п1,1 16 ала

Ртгй ног 0 У11Р 1 BЯ слпггя Ус и Рой<.т1)а ..Па - лее импульсы, поступа<пппгс с Вто1) oT o выхода ге!Тс ратnpa 10 тактовьгх Irnrпульсон через лемультfrплексор 8 на

ВХОД Т!Т)нб>Пи<СT

2 будут а ка fïÒêð0

ICOMaHJlH 11A eЦИНИПУ Т!< IIС!)e!<1)С)Л1У С)РОН

ТУ ИМ!3 У

lip Огp311мы Я flaplrlrllOI с) я<, ВО1) и!Р ITI! 31

Внеп<ние исполнитепьlfif>с ус:тройства прп этом а ка>кпoff Тпаг е 1<огут Обрабатыватг и )ll<.кажепный код Оч средней микрокоманды на гчг а!!ах 16 аварийного управгг<- пия I!c зад!Вс rry фронту импул ьс а на г)ьг>с <)>Те 14 с и пхр онпз ацтп устройства. 11оследона ельное Выпслнение микрок<>ма нц ".1)ар)1йногo завершения прог!слжается <) прихода на вход 12 устало!!а устро11стга сигнала осталова, котс ры)i > В частности, может быть с<))Ор;<1 .ро-»,ан са п м устройством по Оlсс,нчаliiil: IIPol J)arri ьl arran)IIII ного завершснг<л. Сигнал останов" сбрасывает триггер 11 пуска, сигилай с выхода которого запрещает работу генератора 10 тактовых импульсов, ОСтаиаВ IIJ JJaFJ ) e! r СаыьТМ par>O y уСтройства.

В простейшем с;>учае шифратор 6, ксправляющ;тйг от)птбки, может быть построен, например, на мажоритарных элементах, использующих тройное ре1б 21026 зервирование выходов блока 3 постоянной памяти для разрядов микрокоманд аварийного завершения.

Суть работы устройства заключает5 ся в обеспечении выполнения устройством последовательности микрокоманд аварийного завершения работы даже после обнаружения ошибок, вызванных отказом узла 1 формирования следующего адреса, отказами отдельных выходов блока 3 постоянной памяти или цепей записи информации в счетчик 2, а.также нарушением логики обмена с управляемыми устройствами, Корректное завершение работы при отказах повышает живучесть мультипроцессорных систем и систем с резервированием при использовании в них предлагаемого устройства, повышая таким образом их надежность эа счет снижения возможности записаний и взаимных блокировок при отказах.

Формула изобретения 25

Микропрограммное устройство управления с контролем, содержащее блок постоянной памяти, узел формирования следующего адреса, счетчик, триг- 3р гер пуска, генератор тактовых импульсов, узел контроля, первый IK-триггер, причем вход пуска устройства соединен с входом установки в "1" триггера пуска и с входом установки в "0" первого IK-триггера, К-вход которого соединен с шиной нулевого потенциала, вход останова устройства соединен с входом установки в "0" триггера пуска, выход которого сое- 4р динен с входом запуска генератора тактовых импульсов, первый выход

1 которого соединен с входом синхронизации первого IK-триггера, I-вход второго соединен с выходом узла 45 контроля, вход кода операции устройства, соединен с первым информационным входом узла формирования следующего адреса, выход которого соединен с информационным входом счетчика, информационный выход которого соединен с адресным входом блока постоянной памяти, выход которого соединен с входом узла контроля, выходом микрокоманд устройства и с вторым информационным входом узла формирования следующего адреса, о т л и ч а— ю щ е е с я тем, что, с целью повышения отказоустойчивости за счет выполнения последовательности микрокоманд завершения после обнаружения ошибок в работе, она дополнительно содержит второй IK-триггер, демультиплексор, шифратор, элемент И, причем вход пуска устройства соединен .с входом установки в "0" второго

IK-триггера, К-вход которого соединен с шиной нулевого потенциала, второй выход генератора тактовых импульсов соединен с выходом синхронизации устройства, информационным входом демультиплексора, с входом синхронизации второго IK-триггера, инверсный выход которого соединен с первым входом элемента И, выход которого соединен. с входом установки в "0" счетчика, выход первого

IK-триггера соединен с управляющим входом шифратора, выходом ошибки устройства, IK-входом второго IKтриггера, вторым входом элемента И, с управляющим входом демультиплексора, первый и второй выходы которого соединены соответственно с входами записи и счета счетчика, выход блока постоянной памяти соединен с информа ционным входом шифратора, выход которого соединен с выходом аварийного управления устройства.

16? 1026

Яык, Ю дых гб

8х ЫЯ СТ2

Bs 3СТ2 дх./// РЯО/Ч

Вы . PRON(18 чьи, Сх жил// й/х ЙУ (15)

86/Х, р. С/Р,Р

&.Р С77

Вх.+ f СТ2

Ьи. ЮСЕ(Ю)

Иаченгп cp//ba

/77ЫЙ///IЯ д У

8 . 16 дыу, Ю дх4 РЯО/ йи R0NP8

ЙиСАжпнл

Й/х И7/15) 1621026

Составитель А. Сошкин

Техред Л.Сердюкова Корректор M. Пожо

Редактор А, Маковская

Заказ 4247 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва,. Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 и ж - 5 4Î 4 ф @ ц

l Ф C+C

Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем 

 

Похожие патенты:

Изобретение относится к вычислительной технике, а точнее к облас ( ти микропрограммного управления цифровыми устройствами, и наиболее эффективно может быть использовано в вычислительных и управляющих сиете™ мах высокого быстродействия, имеющих большой объем микропрограммного обеспечения

Изобретение относится к автоматике и вычислительной технике и может быть использовано в АСУ ТП для управления динамическими процессами

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано в микропрограммных устройствах управления вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано в устройствах формирования, выдачи и обработки информации

Изобретение относится к вычислительной технике и может быть использовано, в частности в микропроцессорных системах

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления дискретных об7ектов с сильным разбросом длительностей выполнения отдельных микроопераций

Изобретение относится к вычислительной технике и может быть использовано при создании быстродействующих процессоров

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи

Изобретение относится к вычислительной технике и может быть использовано для контроля функционирования блоков ЭВМ в процессе их работы

Изобретение относится к вычислительной технике и может использоваться в системах встроенного диагг ностирования цифровых объектов, Цель изобретения - расширение функциональных возможностей

Изобретение относится к вычислительной технике, в частности к цифровым параллельным сдвигателям и блокам обработки символьной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматического включения в работу элементов резервированной системы

Изобретение относится к вычислительной технике и может быть использовано для контроля хода вычислительного процесса в автоматизированных системах управления, построенных на однокристальных микропроцессорных БИС, программно-реализующих различные алгоритмы логического управления, задаваемые в виде бинарных граф-схем алгоритмов
Наверх