Устройство синхронизации

 

Изобретение относится к электросвязи и может использоваться в фототелеграфных системах передачи сигналов газетных полос через искусственные спутники Земли. Цель изобретения - расширение функциональных возможностей . Устр-во синхронизации содержит приемный регенератор 1, блок памяти 2, тактовый г-р 3, блок выделения 4 фазирующих импульсов, блок угловой синхронизации 5, блок коррекции 6 частоты записи и блок выбора 7 режима фазирования. Функционирование устр-ва основано на использовании особенностей передаваемого сигнала, имеющего циклическую структуру . Каждый цикл - одна строка сканирования - состоит из 20480 тактовых интервалов. В начале каждого цикла передается фазирующий импульс состоящий из 648 бестоковых посылок, в течение которого сканирующие лучи передающего и приемного фототелеграфных аппаратов, работающих синхронно, возвращаются в начало строки. Цель достигается путем обеспечения режима перезаписи плезиохронных сигналов газетных полос. Устр-во отличается выполнением блока памяти 2, 1 з.п. ф-лы, 2 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (192 (И) А1 ч;А А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHGMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4409925/09 (22) 15.04.88 (46) 28,02,91. Бюл. У- 8 (72) В.Ф.Зенкин, Ю.И.Козаченко и Г.II.Àáóãîâ (53) 621.394,662 (088.8) (56) Авторское свидетельство СССР

У 1053314, кл. Н 04 L 7/04, 1981. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и может использоваться в фототелеграфных системах передачи сигналов газетных полос через искусственные спутники Земли. Цель изобретения — расширение функциональных возможностей. Устр-во синхронизации содержит приемный регенератор блок памяти 2, тактовый г-р 3, блок выделения 4 фазирующих импульсов, I

Изобретение относится к электросвязи и может использоваться в фототелеграфных системах передечи сигналов газетных полос через искусственные спутники Земли.

Целью изобретения является расширение функциональных возможностей путем обеспечения режима перезаписи плезиохронных сигналов газетных полос, На фиг.1 представлена структурная электрическая схема устройства синхронизации; на фиг.2 — вариант реали(51)э " 04 1. 7/08, 7/10, Н 04 g 1/36

2 блок угловой синхронизации 5, блок коррекции 6 частоты записи и блок выбора 7 режима фазирования. Функционирование устр-ва основано на использовании особенностей передаваемого сигнала, имеющего циклическую структуру. Каждый цикл — одна строка сканирования — состоит из 20480 тактовых интервалов. В начале каждого цикла передается фазирующий импульс,. состоящий из 648 бестоковых посылок, в течение которого сканирующие лучи передающего и приемного фототелеграфных аппаратов, работающих синхронно, возвращаются в начало строки, Цель достигается путем обеспечения режима перезаписи плезиохронных сигналов газетных полос. Устр-во отличается выполнением блока памяти 2, 1 з.п. ф-лы, 2 ил. зации блока памяти с блоком коррекции.

Устройство синхронизации содержит приемный регенератор 1, блок памяти

2, тактовый генератор 3, блок выделения 4 фазирующих импульсов (ФИ), блок цикловой синхронизации 5, блок коррекции 6 частоты записи и блок выбора 7 режима фазирования, в состав которого входят ждущий мультивибра- 1 тор 8,дифференцирующий блок 9, ключи

10 и 11 и селектор 12 сигнала запол-нения, а в состав блока памяти 2 вхо3 1631 П8

1!о окончании сигнала "IIycfc" промежутки между фазирующими импульсами (уже без заполнения) занимаются передаваемой информацией, получаемой в результате сканирования оригинала газетной полосы. Длительность передачи одной газетной полосы составляет около трех минут ° после чего снова следует режим Пауза, продолжающийся 45 обычно не менее минуты, необходимый для перезаправки оригинала газетной полосы на передаче и фотопленки на приемной стороне.

Передача следующей полосы проиэво- 50 дится в уже описанной последовательности.

Суть принципа работы предложенного устройства состоит в том, что в режиме "Пауза" блок памяти 2 периодически

55 фаэируется под принимаемый сигнал, а во время передачи полосы — с момента команды "Пуск" фазировка отключается. дят первый, второй и выходной регистры 13-15 счетчик записи 16„блок оперативной памяти (БОП) 77, запоминающий блок 18, первый и второй коммутаторы 19 и 20, дешифратор 21, счетчик 22 и счетчик считывания 23.

Функционирование устройства основано на использовании особенностей передаваемого сигнала, имеющего цик- 10 лическую структуру. Каждый цикл — одна строка сканирования — состоит из

20480 тактовых интервалов. В начале каждого цикла передается фаэирующий импульс, состоящий из 648 бестоковых посылок, в течение которого сканирующие лучи передающего и приемного фототелеграфных аппаратов, работающих синхронно, возвращаются в начало. строки. 20

В начале работы передается последовательность фазирующих импульсов, на фоне сплошных токовых посыпок— режим "Пауза". После заправки оригинала газетной полосы в передающий аппарат и подтверждения готовности к работе иэ цеха приема газет (по отдельному служебному каналу) передается сигнал "Пуск", при котором включаются передающий и приемный фо- 30 тотелеграфные аппараты. В течение восьми циклов при этой команде фазирующие импульсы заполняются тактовой последовательностью 1024 (или 512) кГц— сигнал заполнения.

Принимаемый иэ наземного канала связи сигнал через линейный вход устройства поступает на вход приемного регенератора 1, который преобразует линейный квазитроичный сигнал в униполярный сигнал с одновременным выделением тактового сигнала. Эти сигналы поступают на сигнальный и на первый тактовый входы блока памяти 2 и посылки сигнала записываются в запоминающие ячейки, этого блока. Считывание информации из запоминающих ячеек блока памяти 2 производится тактовым сигналом, поступающим на второй тактовый вход блока памяти 2 от тактового генератора 3. Считанный сигнал с выхода блока памяти 2 поступает на выход устройства и затем излучается к получателю.

Блок выделения 4 фазирующих импульсов вырабатывает на своем выходе отклик всякий раз, как в принимаемом из наземного канала связи сигнале появляется комбинация, соответствующая фазирующему импульсу.

Блок цикловой синхронизации 5 выделяет периодически следующий фазирующий импульс и устанавливает цикловый синхронизм. В режиме циклового синхронизма на выходе блока циклэвой синхронизации 5 вырабатывается местная последовательность фазирующих импульсов, совпадающая по форме и времени с принимаемой иэ наземного канала связи, но не подверженная действию помех. Под действием местной последовательности фазирующих импульсов на второй вход селектора 12 сигнала заполнения через ключ 11 проходит сигнал, прин чаемый только в течение фазирующих импульсов, 1

При отсутствии сигнала заполнения на выходе селектора 12 сигнала заполнения вырабатывается постоянный логический уровень, при котором ждущий мультивибратор 8 заторможен и на выход ключа 10 проходит местная последовательность фаэирующих импульсов, из задних фронтов которой дифференцирующий блок 9 вырабатывает узкие управляющие импульсы, фазирующие блок памяти 2 один раз эа каждый цикл.

Прием сигнала "Пуск" селектором

12 сигнала заполнения вызывает срабатывание ждущего мультивибратора 8, сигнал с выхода которого на время передачи полосы запирает ключ 10

5 163 и фазировка блока памяти 2 в течение этого времени не производится.

Ввиду кратности числа запоминающих ячеек и длительности цикла передачи P=20480=20N (или 40N) максимально возможные однократные удлинения или укорочения цикла сигнала на выходе блока памяти 2 не превышают одного тактового интервала. Периодичность изменения длительности цикла зависит от действующего расхождения частот и при его значении + 1 10 О составляет один раз за 50 циклов (строк), Такие искажения, действующие лишь в режиме Пауза", не вызывают перефаэировок приемного фототелеграфного аппарата и не отражаются на качестве передаваемых сигналов, поскольку во время передачи газетной полосы перефазировки блока памяти 2 не производятся и удлинений (укорочений) цикла не происходит.

Блок эластичной памяти 2 относительно большой емкости (1024 бит), необходимый в данном устройстве, может быть выполнен на оперативных запоминающих схемах с раздельной адресацией записи и считывания. Однако такие схемы имеют сравнительно небольшое число запоминающих ячеек.

Так микросхема типа 564-ИР11 позволяет запоминать 8 четырехразрядных сло-. ев (32 бита). Для получения требуемого объема запоминающего блока необходимо 32 такие микросхемы.

Блок памяти 2 работает следующим образом.

Принимаемый из наземного канала связи сигнал и сопровождающая его тактовая последовательность подаются на соответствующие входы первого регистра 13, в котором этот сигнал преобразуется в параллельную форму (4разрядные слова) для последующей записи в оперативный запоминающий блок

17 относительно небольшой емкости.

Адресные сигналы записи вырабатываются счетчиком 16.

Тактовая последовательность от тактового генератора 3, поступающая через второй тактовый вход, подается на вход счетчика 23.

Выходные сигналы разрядов с третьего по десятый счетчики 23 являются адресными сигналами считывания из запоминающего блока 18. Эти сигналы поступают на первые входы первого

1738

1О

55 коммутатора 19. Выходной сигнал второго разряда счетчика 23 управляет работой первого коммутатора 19 переключением режима работы запись— считывание запоминающего блока 18 и запускает счетчик 22.

Выходные сигналы всех его разрядов являются адресными сигналами записи информации в запоминающий блок

18 и поступают на соответствующие вторые входы первого коммутатора 19.

Непосредственная запись и считывание информации в запоминающем блоке 18 осуществляется выходным сигналом первого разряда первого счетчика 12.

Адресными сигналами считывания из оперативного запоминающего блока 17 являются выходные сигналы первых трех разрядов счетчика 22.

Ввиду плезиохронности тактовых частот, поступающих через первый и второй тактовые входы блока памяти 2, необходимо производить коррекцию частоты записи. С этой целью в блоке коррекции 6 определяется знак расхождения равных по номиналу частот, полученных в счетчиках 22 и 16.

В зависимости от полученного результата однократно за цикл деления счетчика 22 производится изменение его коэффициента деления Hà 1. Одновременно одно информационное слово, считываемое с постоянным адресом из оперативного запоминающего блока 17 ° переписывается во второй регистр 14 фронтом сигнала с выхода последнего (восьмого) разряда счетчика 29. При этом потерь информации при коррекции коэффициента деления счетчика 22 не происходит. Действительно, при увеличении коэффициента деления одно и то же слово с одним и тем же адресом записывается в запоминающий блок 18.

При уменьшении коэффициента деления слово, не записанное в запоминающем блоке 18, хранится во втором регистре 14 и дешифратор 21, управляющий вторым коммутатором 20, проключает это слово на выход коммутатора 20.

Управляющий сигнал для работы коммутатора 20 формируется один раз эа цикл деления счетчика 23 и соответствует выбранному постоянному адресу.

Суммарный сигнал с выхода второго коммутатора 20 иэ параллельной формы (4-разрядных слов) преобразуется в последовательную форму выходным регистром 15 с помощью вспомогательного

7 1ЬЗ17З8 8 управляющего сигнала с выхода дешифратора 21, имеющего частоту повторения, в четыре раза меньшую входной тактовой частоты.

Формула изобретения

Устройство синхронизации, содер- жащее приемный регенератор, сигнальный выход и выход сигнала тактовой частоты которого подключены к соот- 1О ветствующим входам блока памяти, к другому тактовому входу которого подключен выход тактового генератора, а также блок коррекции частоты записи

I и блок цикловой синхронизации, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения режима перезаписи плезиохронных сигналов газетных полос, введены блок выделения фазирующих импульсов и блок выбора режима фазирования, при этом сигнальный выход приемного регенератора подключен к соответствующим входам блока выделения фазирующих : 25 импульсов и блока выбора режима фазирования, а выход сигнала тактовой частоты подключен к соответствующим входам блока цикловой синхронизации, блока выделения фазирующих импульсов и блока выбора режима фазирования, выход которого через блок коррекции частоты записи подключен к установочному входу блока памяти, а выход блока выделения фазирующих импульсов че« 35 реэ блок цикловой синхронизации подключен к входу управления блока выбора режима фазирования .

\ ф б

1

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок памяти содержит соединенные l10 первому тактовому входу первый регистр и счетчик записи, выходы которых через блок оперативной памяти подключены к информационным входам запоминающего блока и второго регистра, выходы которых через первый коммутатор подключены к выходному регистру, к управляющему входу которого и к управляющему входу первого коммутатора подключены соответствующие выходы дешифратора, входы которого соединены с управляющими входами запоминающего блока и второго коммутатора и с выходами счетчика считывания, тактовый вход которого соединен с тактовым входом выходного регистра и является вторым тактовым входом блока памяти, тактовый выход счетчика считывания подключен к соответствующему входу счетчика, выходы которого подключены к входам считывания блока оперативной памяти, к тактовому входу второго регистра и к соответствующим входам второго коммутатора, выходы которого подключены к адресным входам запоминающего блока, причем сигнальный вход первого регистра является сигнальным входом, установочный вход счетчика — установочным входом блока памяти, выходами которого являются соответственно выходы выходного регистра, счетчика и тактовый выход счетчика считывания.

1b31738

Составитель В,Евдокимова

Редактор Н.Горват Техред N.Äèäûê Корректор Т.Палий

Заказ 557 Тираж 389 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 1 31