Компьютерная система с преобразованием режима компьютерных команд

 

Изобретение относится к компьютерным системам с контроллерами прерываний . В частности к более производительным системам, которые способны преобразовать и реагировать на программные команды прерываний, которые нормально несовместимы с системой, Цель изобретения - расширение области применения за счет возможности преобразования режима компьютерных команд . Компьютерная система с преобразованием режима компьютерных команд содержит процессор, блоки ввода/вывода , блок памяти, блок постоянной памяти, блок обработки прерываний, блок дешифрации и двунаправленный ключ. 2 з.п. ф-лы, 5 ил. V)

СОЮЗ СОВЕТСКИХ

С014ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И OTHpbITHRM

ПРИ ГКНТ СССР (21) 4355584/24 (22) 23.03.88 (31) 029511 (32) 24.03.87 (33) US (46) 23,03.91. Бюл. В 11 (71) Интернэшнл Бизнес Машинз

Корпорейшн (US) (72) Честер Эшбери Хит, Кевин Майкл

Джексон, Дэррил Эдмонд Джудис и Хошан

Ратан Пестоньи (US) (53) 68 1.3 (088.8) (56) Патент ClllA 9 3938101, кп. G 06 F 3/00, опублик. 1976.

Ю-Чжен Лю, Гибсон Г. Микропроцессоры семейства 8086/8088, — M.:

Радио и связь, 1987, с. 286, рис.81. (54) КОМПЬЮТЕРНАЯ СИСТЕМА С ПРЕОБРАЗОВАНИЕМ РЕЖИМА КОМПЬЮТЕРНЫХ КОМАНД

Изобретение относится к компьютерным системам с контроллерами прерываний и, в частности, к более производительным системам, которые способны преобразовывать и реагировать на программные команды прерываний, которые нормально несовместимы с системой.

Цель изобретения — расширение области применения за счет возможности преобразования режима компьютерных команд.

На фиг.1 приведена структурная схема предлагаемой компьютерйой системы, на фиг.2 и 3 — соответственно формат типичного слова команды инициализации и слова рабочей команды, используемые для программирования блока (у))5 G 06 F 9/46, 13/24, 15/78

2 (57) Изобретение относится к компью. терным системам с контроллерами прерываний. В частности к более производительным системам, которые способны преобразовать и реагировать на программные команды прерываний, которые нормально несовместимы с системой.

Цель изобретения — расширение области применения за счет возможности преобразования режима компьютерных команд. Компьютерная система с преобразованием режима компьютерных команд содержит процессор, блоки ввода/вывода, блок памяти, блок постоянной памяти, блок обработки прерываний, блок дешифрации и двунаправленный ключ. 2 э,п. ф-лы, 5 ил.

Cb обработки прерываний, выполненного C+ на микросхеме 8259А, на фиг.4 — струк- 3 тура блока дешифрации и двунаправлен- 4 ) ного ключа, на фиг.5 — временная диаграмма циклов записи и считывания. ЬР

Компьютерная система содержит процессор 1, блок 2 обработки прерываний, общую магистраль 3, включающую шины 4 и 5 соответственно адреса и данных, группу блоков 6-8 ввода-вывоца, блок 9 дешифрации, блок 10 памяти, блок 11 постоянной памяти, двунаправленный ключ 12, выходы 13-15 блока 9 дешифрации, шину 16 запросов прерываний блоков 6-8 ввода-вывода и шину 17 требования прерывания.

1637672

Блок 9 дешифрации и двунаправленный ключ 12 содержат шину управления, включающую линии IOW 18 и

IOR 19, дешифратор 20 адреса, эле- . менты ИЛИ 21, И 22, НЕ 23, И-HE 24 и 25 ° магистральные элементы 26 и

27 резистор 28, Система работает следующим образом. 1О

Блок 2 обработки прерываний обрабатывает до восьми векторных приоритетных прерываний для процессора 1 посредством восьми линий: IRO IR1

IR2, т.д. до IR7, по шине 16. Только три блока 6-8 ввода-вывода показаны присоединенными к системе (фиг.1) по линиям IRO, IR1 и IR2, Блок 2 действует как всеобщий распорядитель. Он принимает запросы от 20 блоков ввода-вывода, определяет какой из входящих запросов обладает наивысшим приоритетом, проверяет обладает ли входящий запрос более высоким приоритетным значением, чем обслуживае- 25 мый в текущий момент, и выдает прерывание по линии 17 на процессор 1 на основе собранных фактов.

Каждый блок ввода-вывода обычно обладает специальной программой или 30 процедурой, которая ассоциирована с

его специфическими функциональными или операционными требованиями, которую называют "обслуживающей процедурой", Блок 2 обработки прерываний, подав прерывание на процессор 1,обеспечивает его информацией, которая настраивает программный счетчик на обслуживающую процедуру, ассоциированную с запрашивающим устройством. 40

Этой настройкой является адрес в векторной таблице и ее обычно называют "векторными данными".

У программиста есть выбор приоритетных режимов, позволяющий создать 45 такой способ обработки запросов блока 2 обработв прерываний, который удовлетворяет требованиям системы.

Приоритетные режимы можно заменять и реконфигурировать динамически в любой момент во время основной программй. Поэтому, можно определить: структуру прерываний должным обра— зом.

Программирование 8259А (блока 2 обработки прерываний), Блок 2 принимает два типа командных слов, генерируемых процессором 1.

1СИ вЂ” слово команды инициализации.

Формат ICW1 представлен на фиг.2.

Перед началом нормальной работы блок

2 должен быть настроен на стартовую точку последовательностью из 2-4 байтов, тактируемой импульсами WP.

OCW — слово рабочей команды. Формат OCW1 представлен на фиг.3. Это те командные слова, которые заставляют 8259А работать в различных режимах прерываний.

Их перечень таков: полностью влопенный режим, обращающий приоритетность режим, специальный масочный режим, выборный режим.

Слова OCW можно записывать в 8259А в любое время после инициализации, Когда подается команда с AO=O и

IC4-=1, она интерпретируется как слово команды инициализации 1 (?СЮ) (фиг.2). Слово ICW1 начинает после довательность инициализации, во время которой автоматически происходит следующее.

Фронточувствительная схема устанавливается в ноль, что означает, что после инициализации на входе (IR) запроса прерывания должен произойти переход с низкого на высокий уровень, чтобы сформировалось прерывание.

Регистр масок прерываний очищается.

Входу IR7 приписывается приоритетный уровень 7.

В адрес зависимого режима вписывается 7.

"Специальный масочный режим" очищается и "Состояние считывания" устанавливается íà IRR, Если IC4=0 то все функции, выбранные на .ХСЫ4, устанавливаются на ноль.

Режимы, запускаемые фронтом и уровнем, программируют с помощью бита 3 в слове ХСИ1 (фиг. 2) .

Если ЬТТМ = "0", запрос прерывания опознается как переход с низкого на высокий уровень сигнала на входе IR.

Вход IR может оставаться с высоким уровнем, не генерируя другого прерывания. т.

Если LTIM "1", запрос прерывания опознается как "высокий" уровень на IR входе, и нет необходимости для обнаруження фронта. Запрос прерывания должен быть снят, прежде чем бу дет выдана команда Е01 или разреше1637672 но прерывание процессору 1, чтобы предотвратить вторичное прерывание.

Компьютерная система (фиг. 1) построена так, чтобы нормально работать! с программным обеспечением, подобным прикладным программам, которые подают при инициализации такие относящиеся к прерываниям команды (ICW1), что первоначально для блока 2 уста- 10 навливается уровнечувствительный ре— жим. Желательно удерживать блок 2 обработки прерываний в таком уровнечувствительном режиме, чтобы повысить производительность и "уменьшить 15 шумовые проблемы", которые приводят к ложному опознаванию прерывания.

Однако, когда это выполняется, программное обеспечение, которое подает сигналы фронточувствительных команд, подобные слову ICW! фронтального режима, во. время инициализации, оказываются несовместимыми. Если блок 2 обработки прерываний запрограммирован на режим фронтального запуска программным обеспечением, написанным для других компьютерных систем, эта система не завершает последовательность прерывания. Поэтому в систему добавлена логика, предотвращающая 30 инициализацию контроллера на режим фронтального запуска. Это обеспечивает программную совместимость с другими системами. Система без такого средства, вероятней всего, .менее совместима с ранее созданными прикладными процедурами программного обеспечения персональных компьютеров.

Всякий раз, когда фронтального запуска команда декодирована блоком 9, 40 двунаправленный ключ 12 захватывает эти команды и блок 2 настраивается на реагирование так, как если бы была принята уровнечувствительная команда.

Режим фронтального запуска возникает во время первого слова команды инициализации (ICW1). Появление этого признака опознается, бит данных LTIM для установки режима на выходе двунаправленного ключа 12, соединенного с входом блока 2, принуждается принять значение, определяющее уровнечувствительный режим. Логика, необходимая для этой функции в двунаправленном ключе 12, включает магистральные элементы 26 и 27 с тремя устойчивыми состояниями для вентилирования двунаправленных данных, при незначительной доле обе печивающей логики для выполнения цекодирования.

На фиг.4 представлен буфер данных который подает данные на блок 2.

Блок 2 может состоять из нескольких

БИС 8259А при должной коммутации одного из них во время работы. "Результат декодера" 15 представляет собой либо сигнал Write Gate, либо сигнал Read Gate от блока 9 дешифрации. Сигнал Read Gate, поступая на магистральный элемент 26, управляет операциями записывания, требующими вмешательства блока 2 обработки прерываний. Сигнал Write Gate, посту пая на магистральный элемент 27 управляет считывающими операциями, требующими вмешательства блоков 2.

При записывании командного слова в один из блоков 2 обработки прерываний сигнал Write Gate на линии 15 активен, исключая записывание команды

ICW1. Без активизации Write Gate во время записывания ICW1 бит данных 3 в этой команде удерживается на высоком уровне нагрузочным резистором 28.

Когда бит данных 3=1 во время записывания ICW1, закоммутированный блок 2 обработки прерываний устанавливается или продолжает оставаться в уровнечувствительном режиме.

Состояние и признаки различных линий управления и данных при операциях "Записывание" и "Считывание", но более подробно для слова ICW1 показан на фиг.5.

Ф о р м у л,а и з о б р е т е н и я!. Компьютерная система с преобразованием режима компьютерных ко манд, содержащая процессор, блок об работки прерываний, блок памяти, блок постоянной памяти, группу блоков ввода-вывода, причем адресный выход процессора через шину адреса соединен с адресными входами блока памяти, блока постоянной памяти, блоков вводавывода группы, информационный входвыход процессора через шину данных соединен с информационными входамивыходами блока памяти, блоков вводавывода группы, информационным выходом блока постоянной памяти, группа управляющих входов-выходов процессора через шину управления соединена с группами управляющих входов-выходов, блока памяти, блока постоянной памяти, блоков ввода-вывода группы, выход требования прерывания блока обработки прерывания через шину управления соединен с входом требова" ния прерывания группы управляющих входов-выходов блока обработки данныхр выходы запросов прерывания бло ввода вывода группы соединены с группой входов запросов прерывания блока обработки прерывания, о т л и- 1О ч а ю щ а я с я.i тем, что, с целью расширения области применения за счет воэможности преобразования режима компьютерных команд, она содержит блок дешифрации и двунаправленный ключ, выход которого сбединен с входом третьего разряда группы информационных входов блока обработки прерываний, а информационный вход соеди", нен с шиной данных, адресный, информационный и управляющий входы блока дешифрации соединены соответственно с шиной адреса, шиной данных и шиной управления, выходы блока дешифрации с первого по четвертый соединены со- 25 ответственно с входом выбора блока обработки прерывания, входом ацресации блока обработки прерывания, первым и вторым входами управления на правлением передачи двунаправленного ключа.

2. Система по п.1,.о т л и ч а ющ а я с я тем, что блок дешифрации

1 содержит дешифратор адреса, два зг:е- мента И-НЕ, элемент НЕ, -элемент И, элемент ИЛИ, выход которого соединен с первым входом элемента И, выхоц которого является четвертым выходом блока дешиФрации, третий выход которого соединен с выходом первого элемента И-НЕ, первый и второй входы которого соединены соответственно с выходами второго элемента И-НЕ и элемента НЕ, вход которого соединен с линией 10W шины управления, линии

ХИТА и I0R которой соединены соответственно с вторым входом элемента

И и первым входом элемента ИЛИ, второй вход которого соединен с выходом дешифратора адреса и первым выходом блока дешифрации, линия АО шины адреса соединена с первым входом второго элемента И-НЕ, первый вход которого соединен с линией 04 шины данных, входы дешифратора соеди" иены с шиной адреса, линия АО которой соединена с вторым выходом блока де шифрации.

3, Система по пп, 1 и 2, о т— л и ч а ю щ а я с я тем, что двуна- правленный ключ содержит два магистральных элемента и резистор, информационный вход первого магистрального элемента соединен с выходом второго магистрального элемента и является информационным входом ключа, выход которого соединен с выходом первого магистрального элемента, вхо дом второго магистрального элемента и через резистор с шиной питания компьютерной системы, первый и второй входы управления направлением передачи двунаправленного ключа соединены с входом управления первого и второ-.. го магистральных элементов соответственно.

1637672. 1637672

ЙМ

Фиг, д

1637672

-®R

-_#_R ВлчЕ

-фЮЮЛТЕ

Ю IS FQFCfD ЮА ,Редактор И.Шмакова

Заказ 828

Тираж 412

Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

+рзрвиюе

+ 33(4T 62Яз) Составитель М.Сорочан

Техред Д.Олийнык Корректор С.Черни