Цифровой измеритель аналоговой величины

 

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1638650 (g1)g G 01 R 19/25

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4607740/21 (22) 21.11.88 (46) 30.03.91. Бюл. ¹ 12 (71) Азербайджанский институт нефти и химии им.M.Àçèçáåêîâà (72) И.M.Àáäóëëàåâ, А.Я.Исмаилов, Г.К.Гладков и P.Н.Аллахвердиев (53) 621.317.7(088.8) (56) 12-разрядный АЦП с максималь ной частотой преобразования 4 МГц,—

Экспресс-информация. Сер ° Приборы и элементы автоматики и вычислительной техники, 1987, № 46, с.9-17.

Авторское свидетельство СССР № 1422168, кл. G 01 R 19/25, 1986. (54) ЦИФРОВОИ ИЗМЕРИТЕЛЬ АНАЛОГОВОЙ ВЕЛИЧИНЫ (57) Изобретение относится к цифровой измерительной технике. С целью повышения точности измерения и упрощения в цифровой измеритель вве2 даны усилитель-ограничитель 8, линия 9 задержки, блок 10 совпадения знаков, буферный регистр 7. Блоком

1 выборки-хранения иэ измеряемого сигнала производятся выборки, которые интегрируются интегратором 4, преобразуются аналого-цифровым преобразователем (АЦП) 5 в код, который поступает на запись в регистр 7 и цифроаналоговый преобразователь (ЦАП) 6, с выхода которого сигнал поступает на вычитатель 2. Сигнал с вычислителя 3 обрабатывается усилителем 8 и поступает на входы блока 10, задерживаясь линией 9 на один такт. При совпадении знаков сигналов на входах блока 1О вырабаты- . вается сигнал записи результата из мерения в регистр 7. Многократное повторение тактов работы позволяет осуществить цифровую фильтрацию.

2 ил.

1638650

Изобретение относится к цифровой измерительной технике и предназначено для повьш!ения точности цифровых измерителей аналоговых величин.

Целью изобретения является повышение точности измерения и упрощение цифрового измерителя аналоговой величины.

На фиг. 1 приведена функциональная схема предлагаемого измерителя; на фиг. 2 — схема блока совпадения знаков.

Цифровой измеритель аналоговой величины содержит блок 1 выборкихранения, выход которого соединен с неинвертирующими входами вычитателей

2 и 3. Выход вычитателя 2 через интегратор 4 соединен с инвертирующим входом вычитателя 3 и входом аналого-цифрового преобразователя (AIIII) 5, выход которого соединен с входами цифроаналогового преобразователя (ЦАП) 6 и буферного регистра 7. Выход ЦАП 6 соединен с инвертирующим 25 входом вычитателя 2. Выход вычитателя 3 через усилитель-ограничитель

8 соединен с входом линии 9 задержки и первым входом блока 10 совпадения знаков, второй вход которого со- 30 единен с выходом линии 9 задержки, Управляющий выход АЦП 5 соединен с входом сброса буферного регистра 7, вход считывания которого соединен с выходом блока 10 совпадения знаков, управляющий вход которого соединен с управляющими входами АЦП 5, ЦАП 6 и блока 1 выборки-хранения, входом записи буферного регистра 7 и шиной 11 тактового сигнала. Вход блока 1 выборки-хранения соединен с входом

12. Выход буферного регистра 7 соединен с выходом 13.

Блок 10 совпадения знаков (фиг ° 2) содержит элемент И 14, первьп< вход которого соединен с управляющим входом 15 и первыми входами блоков 16 и

17 сдвига уровня. Выходы последних соединены с соответствующими входами элемента ИЛИ-HE 18, выход которого

50 соединен с первым входом элемента

ИЛИ 19. Выход элемента ИЛИ 19 соединен с управляющим выходом 20, второй вход — с выходом элемента И 14, первый вход которого соединен с вто- рым входом блока 16 сдвига уровня и первым входом 21 блока 10, второй вход 22 которого соединен с вторыми входами блока 17 сдвига уровня и элемента И 14.

Цифровой измеритель аналоговой величины работает следующим образом.

В первый такт работы (все блоки находятся в исходном — нулевом— состоянии) блок 1 выборки-хранения из измеряемой величины Х делает выборку Х длительности Р, а ЦАП 6 х формирует аналоговый сигнал Х! = У эквивалентный погрешности Я нуля о

АЦП 5. Сигнал X вычитается из выбор-! ки Х1, и разностный сигнал Z = — Х вЂ” Х, = Х! — Я интегрируется интегратором 4 в течение времени Ф

В результате на выходе интегратора 4 в первый такт имеется сигнал л о

1 = — — ((Х вЂ” g)dt

,! о

h 0 (1) где c — - постоянная времени интеграЛ» тора 4.

Полагаем, что коэффициент пропорциональности С /С = 1 и амплитуда выходных импульсов блока 1 выборкихранения за время !. не изменяется л. о у ьо << То, где То — интервал дискретизации величины Х.

На выходе АЦП 5 получается первый скорректированный результат

У, = 1, +, = Х! + 6 Р, (2)

f где Ь Г,= Я, — Š— конечная разность первого порядка погрешности

АЦП 5 в первом такте преобразования, F! !— реализация погрешности АЦП

5 в первом такте преобразования. х

Код У, записывается во входной регистр ЦАП 6.

Параллельно с сигналом Z формируется также сигнал Z = Х вЂ” 1! !

= Яо, который с выхода вычитателя 3 сигналов через усилитель-ограничитель 8 поступает одноврем"чно на входы линии 9 задержки и блока 10 совпадения знаков. Однако, поскольку этот сигнал задерживается линией 9 задержки на время То, равное интервалу дискретизации во времени, в первом такте блок 10 совпадения знаков не реагирует на данный сигнал.

Во втором такте измерения блок 1 выборки-хранения из измеряемой вели-,.

38650

5 16 чины Х делает выборку Х2, ЦАП 6 фор-2, Хмирует аналоговый сигнал Х2 = Y,, эквивалентный выходному коду У, АЦП

I(.5 в предыдущем такте, код Y с выхода АПП 5 записывается в буферный регистр 7 сигналом "Запись".

На выходе интегратора 4 согласно выражению (1) формируется сигнал

12 = X2 "2 11 = Х g (1

I выходе вычитателя 3 — сигнал Z

= Х2-1, =F

Сигнал 7., проходя через усили( тель-ограничитель 8, в блоке 10 совпадения знаков сравнивается по знаI ку с выходным сигналом Z(= ; линии 9 задержки. При этом, если сиг( налы Z, и Z имеют одинаковую полярность, на выходе блока 10 совпадения знаков формируется управляющий сигнал "Считывание" и содержимое

Y буферного регистра 7 как "годный" результат предыдущего измерения передается на выход 13 устройства.

Выходной сигнал 12 интегратора 4 подвергается аналого-цифровому преобразованию, и на выходе АЦП 5 формируется код

2 2 fz 2 1I f„(3) где Я2 — реализация погрешности

АЦП 5 во втором такте преобразования; (с .2 с конечная раз1О

25

40 теля соединен с выходом интегратора, второй вычитатель, о т л и ч а ю— шийся тем, что, с целью повышения точности измерения и упроще45 ния устройства, в него дополнительно введены усилитель-ограничитель, линия задержки, блок совпадения знаков и буферный регистр, выход которого является выходом устройства, а вход соединен с выходом аналого-цифрового преобразователя, управляющий выход которого соединен с входом сброса буферного регистра, вход записи которого соединен с управляющим входом

55 блока совпадения знаков и шиной тактовых сигналов, выход блока выборкихранения соединен с неинвертирующим. входом второго вычитателя, инвертируюность первого порядка погрешности АПП 5 во втором такте преобразования.

Сигналом "Готов, соответствующим концу преобразования в АЦП 5, формируется управляющий сигнал "Сброс", и показание буферного регистра 7 сбрах сывается на нуль, а также код Y записывается во входном регистре 1(АП 6.

Далее по мере поступления импульсов от шины 11 тактовых импульсов с частотой f0 = 1/Т„ описанный выше процесс повторяется периодически.

Блок 10 совпадения знаков работает следующим образом.

Если выходные сигналы усилителяограничителя 8 и линии 9 задержки имеют одновременно положительную полярность, то на выходе элемента И 14 получается сигнал "1", который через элемент ИЛИ 19 вырабатывает сигнал "Считывание". В случае, когда входные сигналы одновременно имеют отрицательную полярность, сигнал на выходе элемента И 14 отсутствует, а на выходе элемента ИЛИ-НЕ 18 присутствует сигнал, которьп,проходя через элемент ИЛИ 19, формируется в сигнал "Считывание". В других сочетаниях полярностей сигналов от блоков

8 и 9 сигнал "Считывание" отсутствует. Для обеспечения совместимости входов элемента ИЛИ 19 входньк сигналы элемента ИЛИ-НЕ 18 с помощью блоков 16 и 17 сдвига уровней переводятся в область положительной логики. Поэтому при отрицательных полярностях выходных сигналов блоков 8 и 9 сдвинутые в положительную полярность выходные сигналы блоков

16 и 17 будут иметь уровни, близкие к нулевому уровню, и поэтому на выходе элемента ИЛИ-HF. 18 только в этом случае будет иметь место единичный сигнал.

Формула изобретения

Цифровой измеритель аналоговой величины, содержащий блок выборки-хранения, вход которого является входом устройства, а выход соединен с неинвертирующим входом первого вычитателя, инвертирующий вход которого соединен с выходом цифроаналогового преобразователя, вход которого соединен с выходом аналогоцифрового преобразователя, управляющий вход которого соединен с управляющими входами блока выборкихранения, цифроаналогового преобра- зователя и шиной тактовых сигналов, вход аналого-цифрового преобразова1638650

Составитель В.Смирнов

Техред С.Мигунова Корректор М.Демчик

Редактор А.Лежнина

Заказ 925 Тираж 420 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101 щий вход которого соединен с выходом интегратора, выход второго вычитателя соединен с входом усилителя-ограничителя, выход которого соединен с входом линии задержки и первым входом блока совпадения знаков, второй вход которого соединен с выходом линии задержки, управляющий выход бло5 ка совпадения знаков соединен с входом считывания буферного регистра.