Мажоритарно-резервированное устройство

 

Изобретение относится к вычислительной технике и может быть использовано для построения высоконадежных резервированных систем. Цель изобретения - повышение производительности и расширение области применения устройства. Устройство содержит элемент НЕ, три элемента И, резервируемые блоки, мажоритарный блок и дешифратор. Сущность изобретения заключается в определении наличия единичного кода на выходах большинства резервируемых блоков с последующим обнулением этих блоков. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК (5!)5 G 06 F 11/!8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4445716/24 (22) 21.06.88 (46) 23 04 91. Бюл. 9 15. (72) В.А.Исаенко, Б.Г.Шаров и Б.А.Швед (53) 681. 396 (088. 8) (56) Авторское свидетельство СССР

У 1136336, кл. G 06 F 11/18, 1981 °

Авторское св иде тель ство СССР

-1261487, кл. G 06 F 11/18, 1985. (54) МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ

УСТРОЙСТВО (5?) Изобретение относится к вычисИзобретение относится к вычислительной технике и может быть использовано для построения высоконадежных резервированных систем.

Цель изобретения — повышение производительности и расширение области применения устройства.

Сущность изобретения заключается в определении наличия единичного кода на выходах большинства резервированных блоков и обнуления всех резервированных блоков при поступлении следующего сигнала по шине синхронизации.

На фиг. представлена схема устройства; на фиг. 2 — схема дешифратора.

Устройство содержит элемент НЕ 1, третий 2 и первый 3 элементы И, резервированные блоки 4, мажоритарный блок 5, дешифратор 6, второй элемент И 7, информационный вход 8, выходную шину 9.

„„SU„, 1644147 А 1 лительной технике и может быть использовано для построения высоконадежных резервированных систем. Цель изобретения — повышение производительности и расширение области применения устройства. Устройство содержит элемент НЕ, три элемента И, резервируемые блоки, мажоритарный блок и дешифратор. Сущность изобретения заключается в определении наличия единичного кода на выходах большинства резервируемых блоков с последующим обнулением этих блоков.

1 з.п. ф-лы, 2 ил.

Дешифратор (логический блок) 6 содержит элементы И 10 и 11 по числу резервированных блоков, элемент

ИЛИ 12.

Устройство работает следующим образом.

По шине 8 на вход элементов И 2 и 3 поступают сигналы синхронизации.

При отсутствии на выходе блока 5 кода, содержащего единицы по всех разрядах, на выходе элемента И 7 вырабатывается нулевой сигнал, который поступает на входы элементов И 11.

На выходах элементов И 11 устанавливаются нулевые сигналы, поступающие на входы элемента ИЛИ 12. В результате на выходе элемента ИЛИ 12 формируется нулевой сигнал, блокирующий появление сигналов на выходе элемента И 3 и поступающий на вход элемента НЕ 1. С выхода элемента

НЕ 1 на вход элемента И 2 поступает единичный сигнал, разрешая передачу

1644147

4 сигналов с шины 8 на установочные входы блоков 4. С поступлением сигнала блоки 4 модифицируют свое состояние и формируют выходные сигналы на разрядных выходах. Блок 5 пораз5 рядно мажоритирует сигналы, посту° пающне с выходов блоков 4. С выходов блока 5 сигналы поступают на выходную шину 9 устройства и на входы элемента И 7.

При наличии единичных сигналов во всех разрядах кода на выходе блока 5 на выходе элемента И 7 формируется единичный сигнал, поступающий на дешифратор 6 на входы элементов

И 11. Одновременно сигнальные коды с выходов блока 4 поступают на входы элементов И 10. Поскольку большинство блоков 4 выдают единичные коды (единицы на выходе блока 5), то с выходов элементов, И 10 на которые приходят эти единичные коды„ будут сниматься единичные сигналы. В результате на оба входа элементов И 11 поступают единичные сигналы и на выходах их формируются также единичные сигналы, поступающие на входы элемента ИЛИ 12. На выходе элемента

ИЛИ 12 образуется единичный сигнал, который подключает шину 8 через элемент И 3 к входам обнуления блоков 4

Одновременно единичный сигнал с выхода элемента ИЛИ 12 поступает на вход элемента HE 1, с выхода которого снимается нулевой сигнал, запирающий элемент И 2 и отключающий .шину 8 от информационных входов блоков 4.

Если произошел сбой мажоритарного

40 блока. 5 или выходной шины 9, такой, что на выходной шине 9 образовался единичный код, а с выходов блоков 4 снимается не единичный код, то на выходе элемента И 7 образуется еди- 45 яичный сигнал, на выходе элементов

И 10 нулевой сигнал (выходы блоков 4 не в единичном состоянии), на выходах элементов И 11 нулевой сигнал и на выходе элемента ИЛИ 12 не будет

50 образовываться единичный сигнал, который открыл бы схему И 3 для лрохождения импульса обнуления.

Устройство имеет повышенное быстродействие и не требует дополнительной шины синхронизации, что позволяет его использовать в целом ряде новых применений.

Формула изобретения

1. Мажоритарно-реэервированное устройство, содержащее мажоритарный блок, первый и второй элементы И, резервируемые блоки и дешифратор, первый вход первого элемента И соединен с информационным входом устройства, а выход — с входами обнуления резервируемых блоков, группа выходов которых подключена к соответствующей группе входов мажЬритарного блока и к соответствующей группе информационных входов дешифратора, группа выходов мажоритарного блока связана с выходной шиной устройства и с группой входов второго элемента И, выход которого соединен с синхровходом дешифратора, выходом соединенного с вторым входом первого элемента И, отличающее сятем, что, с целью повышения производительности и расширения области применения устройства, в него введены третий элемент И и элемент НЕ, информационный вход устройства соединен с первым входом третье го элемента И, выход которо го подключен к информационным входам резервируемых бло.ков, а второй вход— к выходу дешифратора через элемент НЕ.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что, дешифратор содержит первую группу элементов

И по числу групп информационных входов, вторую группу элементов И и элемент ИЛИ, причем входы каждого из элементов И первой группы связаны с соответствующей группой информационных входов дешифратора, выходы элементов И первой группы соединены с первыми входами элементов И второй группы, вторые входы подключены к синхровходу дешифратора, а выходы— к входам элемента ИЛИ, выход которого является выходом дешифратора.

1644147

ОИ

Составитель Н. Сошин

Редактор Е. Папп Техред Л. Сердюкова Корректор A.дбруцар

Заказ 1 241 Тираж 417 Подписное

ВНИЙПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва,,Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101