Преобразователь кодов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей , входящих в состав блоков сопряжения каналов связи с цифровыми устройствами. Целью изобретения является повышение помехозащищенности и быстродействия преобразователя. Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2, блок 3 элементов И, триггер 4, элементы ИЛИ 5-8, элементы И 9-12 и счетчик-регистр 13. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 M 9/00

ГОСУДАРСТВЕННый КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ >

1 а (21) 4700972/24 (22) 05.06.89 (46) 07.05.91. Бюл. hL 17 (71) Харьковский институт инженеров железнодорожного транспорта им. С.М. Киро, ва, (72) И.П. Барбаш, И.А. Здоровцов, С.Ю. Петунин, П.Ф. Поляков и Б.М. Смоляницкий (53) 681.325 (088.8) (56) Авторское свидетельство СССР !

Ф 1485413, кл. Н 03 M 9/00, 1987, (54) ПРЕОБРАЗОВАТЕЛ Ь КОДОВ

„„ Ц „„1647912 А1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей. входящих в состав блоков сопряжения каналов связи с цифровыми устройствами.

Целью изобретения является повышение помехозащищенности и быстродействия преобразователя, Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2. блок 3 элементов И, триггер 4, элементы ИЛИ 5-8, элементы И

9-12 и счетчик-регистр 13, 2 ил.

1647912

35

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения каналов связи с цифровыми устройствами.

Цель .изобретения — повышение помехозащищенности и быстродействия преобразователя.

На фиг.1 представлена функциональная схема преобразователя; на фиг.2 — диаграммы, поясняющие его работу.

Преобразователь кодов содержит регистр 1 сдвига. программно-логическую матрицу 2 (ПЛМ), блок 3 элементов И, триггер 4, элементы ИЛИ 5-8, элементы И 9-12 и счетчик-регистр 13, на чертеже также показаны информационный вход 14, вход 15 управления, информационный выход 16, первый и второй управляющие выходы 17 и

18 преобразователя, Программно-логическая матрица 2 обеспечивает дешифрацию кодограмм переменной длины, полученных с регистра 1 сдвига через блок 3 элементов И, е кодограммы постоянной длины, какими они были до передачи по каналам связи. Введенные элементы являются стандартными и известнымии.

Счетчик-регистр 13 работает е двух режимах: регистра сдвига и вычитающего счетчика. В режиме регистра сдвига он принимает маркер начала кодограммы, который состоит из кода числа единиц (! разрядое) в смысловой части кодограммы, кода длины (m разрядов) смысловой части кодограммы и одного служебного разряда 1, В режиме счетчика блок 13 работает как два независимых вычитающих счетчика, Один из них содержит е первых разрядов (начиная с младшего) второй — разрядов (с

m+1 разряда до m+I разряда).

Выбор режима счетчика-регистра 13 определяется напряжением сигнала на I-входе (I = 0 — режим регистра.; = 1 — режим счетчика), Преобразователь работает следующим образом.

Перед приемом кодограммы триггер 4, регистр 1 сдвига и счетчик-регистр 13 находятся в нулевом состоянии, при этом счетчик-регистр 13 находится в режиме регистра сдвига (! "О), элемент И " 1 обеспечивает прохождение синхроимпульсов с входа 15, а элемент И 9 закрыт для их поступления на С-вход регистра 1 сдвига.

При поступлении на информационный вход 14 кодограммы, содержащей маркер начала (m+I+1 разрядов. где m разрядов— код длины смысловой части кодограммы, I разрядов — код числа единиц в смысловой части кодограммы) и смысловую часть (n разрядов), первые (m+I+1) разрядов записываются в счетчик-регистр 13. При этом первый поступивший разряд под действием т+!+1 синхроимпульсов записывается в последний разряд счетчика-регистра 13. Сигнал с выхода последнего разряда счетчика-регистра 13 устанавливает в единичное состояние триггер 4, который своим инверсным выходом через элемент И 11 закрывает поступление синхрониэирующих импульсов с входа 15 на С-вход счетчика-регистра 13 (прекращение приема кодограммы счетчиком-регистром 13). Прямым выходом триггер 4 переводит счетчик-регистр 13 в режим счета (I = 1) и разрешает через элемент И 9 поступление синхронизирующих импульсов с входа 15 на С-вход регистра 1 сдвига, на первый еычитающий вход счетчика-регистра 13, на второй вход элемента И 12.

Следующие разряды кодограммы (ее смысловая часть) записываются в регистр 1 сдвига с информационного входа 14 благодаря синхроимпульсам, поступающим с элемента И 9. Эти же синхроимпульсы поступают на первый, а через элемент И 12— на второй вычитающие входы счетчика-регистра 13. Данный процесс продолжается до тех пор, пока на (гп+1) — (m+I) выходах счетчика-регистра 13 не сформируется нулевой сигнал, т.е, до тех пор пока не будет записана в регистр 1 сдвига смысловая часть кодограммы. Как только на выходе элемента ИЛИ

7 сформируется нулевой сигнал, то откроется блок 3 элементов И. обеспечивая пропуск полученной смысловой части кодограммы на вход программно-логической матрицы 2, где она преобразуется из кода переменной длины в код фиксированной длины. Кроме того, нуль на выходе элемента ИЛИ 7 обеспечивает формирование единичного сигнала на выходе элемента ИЛИ 8, который приводит триггер 4. регистр 1 и счетчик-регистр 13 в исходное состояние, При ошибках в смысловой части кодограммы на второй вычитающий вход счетчика-регистра 13 через элемент И 12 поступает число импульСов, не равное числу, записанному в его (я+1),. „(m+I) разряды.

При этом после п синхроимпульсов на выходе элемента ИЛИ 6 формируется нулевой сигнал, а на выходе элемента ИЛИ 5 еще не будет нулевого сигнала; При этих условиях на выходе элемента И 10 формируется управляющий сигнал (выход 18), который указывает на наличие ошибки в смысловой части кодограммы. Этот сигнал через эле1647912 мент ИЛИ приводит устройство в исходное состояние, Формула изобретения

Преобразователь кодов, содержащйй первый элемент И, выход которого соединен с С-входом регистра сдвига, выходы разрядов которого соединены с соответствующими первыми входами блока элементов И, выходы которого соединены с соответствующими входами программнологической матрицы, выходы которой являются выходами преобразователя, первый элемент ИЛИ, выход которого соединен с первым входом второго элемента И, триггер, инверсный выход которого соединен с первым входом третьего элемента И, второй вход которого объединен с первым входом первого элемента И и является управляющим входом преобразователя, четвертый элемент И, первый вход которого объединен с Ч-входом регистра сдвига и является информационным входом преобразователя, отличающийся тем, что, с целью повышения помехозащищенности и быстродействия преобразователя, в него введены второй, третий и четвертый элементы

ИЛИ и счетчик-регистр, первые выходы которого соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И и с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом блока элементов И, с первым

5 входом четвертого элемента ИЛИ и является первым управляющим выходом преобразователя, вторые выходы счетчика-регистра соединены с соответствующими входами первого элемента ИЛИ. второй вход третье10 го элемента ИЛИ подключен к выходу первого элемента ИЛИ, прямой выход триггера соединен с t-входом счетчика-регистра и вторым входом первого элемента И, первый вычитающий вход счетчика-регистра и вто15 рой вход четвертого элемента И подключены к выходу первого элемента И, V-вход счетчика-регистра объединен с первым входом четвертого элемента И, выход которого соединен с вторым вычитающим входом

20 счетчика регистра, третий выход которого соединен с S-входом триггера, выход третьего элемента И соединен с R-входом регистра сдвига и с С-входом счетчика регистра. выход второго элемента И соединен с вто25 рым входом четвертого элемента ИЛИ и является вторым управляющим выходом преобразователя, выход четвертого элемента ИЛИ соединен с R-входами триггера и счетчика-регистра.

1647912

6,t

Составитель С.Берестевич

Техред М.Моргентал Корректор С. Шевкун

Редактор Н.Яцола

Заказ 1415 Тираж 468 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Преобразователь кодов Преобразователь кодов Преобразователь кодов Преобразователь кодов 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах телеуправления и передачи цифровой информации, иелью изобретения является повышение достоверности дешифратора

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей информации из параллельной формы в последовательную

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах передачи данных по цифровым каналам

Изобретение относится к автоматике и вычислительной технике и может -быть использовано в устройствах ввода-вывода информации автоматизированных систем научного исследования сваi X рочного процесса

Изобретение относится к вычислительной технике, а именно к внешним периферийным устройствам ЭВМ, работающим в биполярном коде с использованием преобразования биполярного кода в параллельный, и может быть использовано для вывода информации с ЭВМ непосредственно на цифропечатающее или графопостроительное устройства

Изобретение относится к вычислительной технике и может быть использовано в схемах преобразования параллельного кода в последовательный

Изобретение относится к вычислительной технике и может быть использовано для передачи бинарной информации с помощью сигналов трех уровней напряжения между ЭВМ и периферийными устройствами

Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия для преобразования последовательного кода в параллельный с основанием √2, и наоборот, при разработке распределителей импульсов, а также при создании АЦП поразрядного кодирования и интерполяторов

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами

Изобретение относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код

Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением
Наверх