Устройство для умножения
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных вычислительных машин. Цель изобретения - расширение функциональных возможностей зз счет выполнения умножения при вводе л-разрядных сомножителей по I входам в п-ра ряднике регистра множимого и множителя (.2,. ,,п). Устройство содержит два п-разрядных кольцевых регистра сдвига, п-1 элементов И, п фиксаторов режима работы, п-1 элементов запрета, две группы из п элементов И-ИЛИ, n-разрядный регистр множимого , n-разрядный регистр множителя, п/2 групп формирующих элементов, (п/2-2) групп направляющих элементов ИЛИ, (п/2- 1) групп подключающих элементов И. (п/2- 1) групп подключающих элементов ИЛИ, (п/2-1) групп основных сумматоров, п/2 дополнительных сумматоров, п полусумматоров , (п/2-1) групп сокращающих элементов И, (п/2-1) групп элементов запрета, группу элементов ИЛИ, 2п-разрядный регистр результата . Особенностью устройства является сохранение способности выполнения операции умножения при подаче множимого и множителя по одному, по нескольким или по всем входам в регистры множимого и множителя. При этом быстродействие выполнения умножения устройством возрастает прямо пропорционально увеличению числа входов i. 4 ил.. 5 тзбл Ё
COIO3 СОВЕ1СКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (seals G 06 F 7/52
ГОСУДАРСТВЕННЫИ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
6 (21) 4700567/24 (22) 05.06.89 (46) 23.06.91, Бюл. N. 23 (71) Институт кибернетики им, В.М. Глушкова (72) Н.Б. Фесенко (53) 681.325(038,8) (56) Авторское свидетельство СССР
М 1444755, кл. G 06 F 7/52, 1986.
Авторское свидетельство СССР
М 1203512, кл. G 06 Г 7/52 1984, (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных вычислительных машин. Цель изобретения — расширение фун кциональных воэможностей эа счет выполнения умножения при вводе и-разрядных сомножителей по I входам e n-разряднике регистра множимого и множителя (1=1,2,. Än). Устройство содержит два и-разИзобретение относится к вbl÷èñëèòåëьной технике, в частности к устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.
Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения при вводе и-разрядных сомножителей по I входам в регистры множимого и множителя (i=1, 2,, „n).
На фиг. 1 и 2 представлена функциональная схема устройства; на фиг, 3 — схема формирующего элемента; на фиг. 4 — схема фиксатора режима работы (состояния), состоящего из основного триггера (ТО) и до Ы,, 1658148 А1 рядных кольцевых регистра сдвига, и-1 элементов И, и фиксаторов режима работы, и-1 элементов запрета, две группы из п элементов И вЂ” ИЛИ, и-разрядный регистр множимого, и-разрядный регистр множителя, n/2 групп формирующих элементов, (п/2-2) групп направляющих элементов ИЛИ, (n/21) групп подключающих элементов И, (и/21) групп подключающих элементов ИЛИ, (n/2 — 1) групп основных сумматоров, и/2 доnîëнительных сумматоров, и полусумматоров, (п/2-1) групп сокращающих элементов
И, (n/2 — 1) групп элементов запрета, группу элементов ИЛИ, 2п-разрядный регистр результата. Особенностью устройства является сохранение способности выполнения операции умножения при подаче множимого и множителя по одному, по нескольким или по всем входам в регистры множимого и множителя. При этом быстродействие выполнения умножения устройством возрастает прямо пропорционально увеличению числа входов i. 4 ил., 5 табл. полнительного триггера (TD). Табл. 1-5 иллюстрируют процесс формирования частичных произведений для!=1, i=2, I=3, I=l+k, i=n.
При использовании схемы фиксатора, как фиксатора режима работы, у триггера
TD задействован инверсный выход, а для фиксатора состояния -- прямой выход триггера TD.
Устройство (фиг. 1 и 2) для умножения содержит два п-разрядные кольцевые регистры сдвига 1 и 2, (n-1) элемент И 3, и фиксаторов 4 режима работы, (n-1) элементов запрета 5, две группы из п элементов ИИЛИ 6 и 7, и-разрядный регистр 8 множимого, и-разрядный регистр 9 множителя, n/2
1658148 групп иэ ) формирующих элементов 10 ()=4, 12, ..., 4n-4), (n/2-2) группы из f направляющих элементов ИЛИ 11, (f=4(n — 5)...„12, 4), (п/2-1) группу из g подключающих элементов И 12 (g=4(n — 3)„...12n, 4), (п/2 — 1) групп из
g подключающих элементов ИЛИ 13, (n/2 — 1) групп из основных сумматоров 14, (h=2n-2, 2п — 6, ..., 14, 10, 6), три дополнительных сумматора 15 первой группы. п/2 групп из К дополнительных сумматоров 15 (К=2п-4, 2п— б, 2n — 2, ..., 10, б, 3), и полусумматоров 16, (и/2 — 1) групп иэ m сокращающих элементов
И 17 (m=2n-4,...,8, 4), (и/2-1) групп иэ m элементов запрета 18, группу из (2n — 2) элементов ИЛИ 19, 2п-разрядный регистр 20 результата, управляющие входы 21 и 22 устройства, входы множимого 23 и множителя
24 устройства.
Формирующий элемент 10 (фиг, 3) содержит первый элемент И 25, фиксатор 26 состояния, второй элемент И 27, входы 28 и
29 и выход 30 формирующего элемента.
Подготовка предлагаемого устройства к работе, В исходном состоянии и-разрядные кольцевые регистры 1 и 2 сдвига и 2п-разрядный регистр 20 результата обнулены.
Основные триггеры фиксаторов 4 режима работы, и-разрядного регистра 8 множимого, п-разрядного регистра 9, множителя, фиксатора 26 состояния формирующего элемента 10 устанавливаются в единичное состояние.
Допустим, что множимое А и множитель В соответственно равны А=
- (а1а2аза4а5...а а + .„a>-1ап},В= (Ь1Ь2ЬЗ
b4bg...Ü! Ü!+t...bn-1Ьп}.
Для управления записью необходимой информации в разряды регистров 8 и 9 множимого и множителя устройство используют два п-разрядных кольцевых регистра 1 и
2 сдвига, и-1 элемент запрета 5, Устройство может работать в нескольких режимах при подаче множимого и множителя в соответствующие регистры: по одному разряду, по нескольким разрядам и по всем и разрядам.
Запись информации с входов 23.I разрядов множимого и входов 24.! разрядов множителя в соответствующие разряды регистров 8 и 9 множимого и множителя производится через первую и вторую группы элементов И-ИЛИ 6 и 7, Каждый элемент
И вЂ” ИЛИ 6 и 7 группы имеет по п групп входов, по три входа в каждой группе.
При этом I-я группа входов элементов
И-ИЛИ 6 и 7 группы соответствует i-му режиму работы и редлагае мого уст ройст в а.
Коммутация выходов разрядов п-разрядных кольцевых регистров 1и 2 сдвига с
55 вторыми входами i-x групп входов элементов И вЂ” ИЛИ 6 и 7 группы основана на соот, ветствии выхода разряда и-разрядных кольцевых регистров 1 и 2 сдвига с единичным значением разряду регистра множимого 8 или множителя 9 для данного i ãî режима работы и такта работы устройства, Число тактов работы устройства в i-м режиме определяется отношением ent(n/i ), где
ent() — целая часть числа.
Первоначальная запись I-ro Ko e e празрядные кольцевые регистры 1 и 2 сдвига в исходном состоянии соответствует первому такту работы устройства в i-м режиме умножения. Для работы в каждом последующем такте производится сдвиг первоначального 1-го кода на один разряд в сторону п-го разряда для первого п-разрядного кольцевого регистра 1 сдвига, и в сторону первого разряда для второго п-разрядного кольцевого регистра 2 сдвига, Для работы устройства в первом режиме умножения в первый п-разрядный кольцевой регистр 1 сдвига записывается код
100„,00, во второй п-разрядный кольцевой регистр 2 сдвига записывается код 000...01.
В каждом из и тактов работы перемещаемые в и-разрядных кольцевых регистрах 1 и
2 сдвига единичные значения подключают соответствующие разряды п-разрядных регистров 8 и 9 множимого и множителя.
Для работы устройства в втором режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код с единичными значениями в первом и (ent(n/2)+1)-м разрядах, во второй и и-разрядный кольцевой регистр 2 сдвига записывается код с единичными значениями в епс(п/2)-м и и-м разрядах, где ent() — целая часть числа, В каждом из ent(n/2) тактах работы перемещаемые единичные значения с первого разряда в первом п-разрядном кольцевом регистре 1 сдвига и с
ent(n/2)-го во втором кольцевом регистре 2 сдвига управляют поступлением информации в разряды п-разрядного регистра 8 множимого, а поступлением информации в разряды и-разрядного регистра 9 множителя управляют перемещаемые единичные значения с n-ro разряда в втором п-разрядном кольцевом регистре 2 сдвига и с (ent(n/2)+1)-го разряда в первом и-разрядном кольцевом регистре 1 сдвига.
Для работы устройства s третьем режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код с единичными значениями в первом, (ent(n/3)+1)-м и (епт(2п/3}+1)-м разрядах, во второй и-разрядный кольцевой регистр 2 сдвига записывается код с единичными зна1658148
10 чениями в ent(n/3)-м, ent(2n/3)-м и и-м разрядах.
В каждом из ent(n/3) тактах работы перемещаемые единичные значения с первого и (ent(n/3)+1)-го разрядов в первом л-разрядном кольцевом регистре 1 сдвига и с
ent(n/3)-го во втором и-разрядном кольцевом регистре 2 сдвига управляют поступлением информации в разряды и-разрядного регистра 8 множимого, а поступлением информации в разряды и-разрядного регистра
9 множителя управляют перемещаемые единичные значения с (ent(2n/3))-го разряда первого п-разрядного кольцевого регистра
1 сдвига и с ent(2n/3)-го и п-го разрядов второго и-разрядного кольцевого регистра
2 сдвига, Для работы устройства в i-м режиме умножения в первый и-разрядный кольцевой регистр 1 сдвига записывается код с единичными значениями в разрядах: первом
ent(1n/1)+1, ent(2n/ô 1, епт(3п/!)< 1,...,ent((l2)n/I)+1, ent((i — 1)п/!)+1, во второй и-разрядный кольцевой регистр 2 сдвига записывается код с единичными значениями в разрядах: п-ent((i-1)n/i, n-ent((i 2)п/IJ, п-ent((l — 3) и /I,..., n-ent(3 è /i). n -гп с(2 и/i), uent(n/I), n
В каждом иэ ent(n/!1< TBKг H j< <бо ы nf! ремещаемые единичны» зн» <е<- ня г. рлзр.— дов и-рэзрядного кольцевого реfl:",òðà 1 сдвига управляют поступлением ин1оэмации в и-разрядные регистры 8 и 9 мно имого и множителя, при-<ем при г ггц<;н. и информации от первых разрядов в сторону п-го разряда, а перемещаемые .ди <ичнь<е значения с разрядов и-разрядного кольн:..— вого регистра 2 сдвига управляют поступлениемм информации в и-разряднь<е рггиг ры
9 и 8 множителя и множиM0го. г пиче при смещении информации от n-x разрядов в сторону первого разряда.
Для работы устройства в и-м режиме умножения в и-разрядные кольцевые регистры 1 и.2 сдвига записываются коды III.„II.
При этом операция умножения выполняется эа один такт работь< устройства, выходы разрядов первого п-разрядного кольцевого регистра 1 сдвига управляют пода ей информации в соответствующие разояды п разрядного регистра 8 множи . ого выходы разрядов второго и-разрядного кольцевого регистра 2 сдвига управляют подачей информации в соответствующие разр ды иразрядного регистра 9 множителя, Код каждого из режимов работы умножителя имеет свою особенность — в нем число разрядов с единичным состоянием равно I. Эта особенность кода режим рабсты умножителя используегся для фиксиро15
3 5<
50 5 еания режима работы фиксаторами 4.i режима работы. Перед установкой режима основные триггеры фиксаторов 4.i режима работы установлены в единичное состояние, инверсный сигнал с выхода дополнительного триггера i-ro фиксатора 4.i режима работы блокирует прохождение единичного сигнала через i-й элемент И З.i и разрешает прохождение единичного сигнала через (i--!
)-й элемент запрета 5.(l (). П ри поступлении единичного сигнала на вход установки в нуль основного триггера i-ro фиксатора 4.! режима работы, происходит сброс в нуль этого фиксатора 4.i режима работы, блокируется (i-I)-й элемент запрета 5,(i — 1) и разрешается прохождение следующего единичного сигнала через i-й элемент И 3.!.
После записи i-го кода режима умножения в и-разрядные кольцевые регистры 1 и
2 сдвига, на выходе i-го элемента запрета 5.i имеется единичное значение, которое поддерживается фиксаторами 4.I режима работы на протяжении работы предлагаемого устройства в !-м режиме умножения, При и-м режиме умножения единичный сигнал снимается с инверсного выхода и-го фиксатора 4.п режима работы.
В исходном состоянии все разряды иразрядных регистров 8 и 9 множимого и множител«установлены в единичное состоя,<ие (вход:< установки в единичное состояние на схеме устройства не показаны).
Запись единичной информации в разряд и-разряд«ого рггис -pa 8 множимого или в разряд и-разрядного регистра 9 множите..я производится через вход установки в нуль данного разряда. В результате записанная информация фиксируется в данном разрядc и снимается с инверсного выхода разряда. поддерживаясь на протяжении всего времени выполнения операции умножения над данной парой множимого А и множителя В.
Работа формирующего элемента 10 (фиг. 3) заключается в одноразовом формировании и последующем отключении соответствующего данному формирующему элементу 10 частичного произведения. Такой режим работы формирующих элементов
10 искгючает наложение информации с одинаковым весом разрядов и не требуе, чтобы 2п-разрядный регистр 20 результата был сдвиговым. Перед началом работы фиксатор
26 состояния каждого формирующего элемента 10 установлен в единичное состояние. При появлении на выходе первого элемента И 25 единичного частичного произведения фиксатор 26 состояния формирующего элемента сбрасывается в нуль. Так как фиксатор 26 состояния построен на двух
1658148 триггерах, то в данном такте работы устройства единичный сигнал с выхода первого элемента И 25 проходит через второй элемент И 27, а в следующем такте работы устройства второй элемент И 27 уже заблокирован нулевым сигналом с выхода дополнительного триггера фиксатора 26 состояния.
Суммирование частичных произведений выполняется суммирующими группами, состоящими из основных 14 и дополнительных 15 сумматоров и и полусумматоров 16.
Особенностью работы суммирующей части схемы предлагаемого устройства является наличие групп сокращающих элементов 17 и групп элементов запрета 18, обеспечивающих сокращение числа суммирующих групп основных 14 и дополнительных 15 сумматоров, если при i-м режиме умно>кения можно обойтись меньшим количеством основных 14 и дополнительных 15 сумматоров, Этой цели служит группа элементов
ИЛИ 19, связывающая суммирующие группы с входами разрядов 2п-разрядного регистра 20 результата.
Для подключения формирующих элементов 10 к сокращенному количеству суммирующих групп основных 14 и дополнительных 15 сумматоров служат группы направляющих элементов ИЛИ 11, группы подключающих элементов И 12, группы подключающих элементов ИЛИ 13.
При умножении следующей пары множимого А и множителя B в этом режиме работы устройства производится установка в единичное состояние разрядов и-разрядного регистра 8 множимого, и-разрядного регистра 9 множителя, фиксаторов 26 состояния формирующих элементов 10 и обнуление разрядов 2п-разрядного регистра 20 результата.
Если умножение следующей пары множимого А и множителя B необходимо выполнить в другом режиме работы устройства, то дополнительно производится обнуление ираэрядных кольцевых регистров 1 и 2 сдвига, установка в единичное состояние фиксаторов 4 режима работы и производится подготовка устройства к работе в требуемом режиме умножения.
Рассмотрим работу устройства для умножения в первом режиме (i=1). Через первый вход 23.1 множимого в течение п тактов в устройство поступают значения разрядов множимого А, начиная со значения старшего разряда а1, Одновременно через первый вход 24.1 множителя поступают значения разрядов множителя В, начиная со значения младшего разряда Ьп.
Процесс формирования частичных произведений в каждом из и тактов работы ус5 тройства иллюстрирует табл. 1. Компонента а Ьп первого частичного произведения формируется в первом такте работы устройства (3() + 4)/4-3)-м формирующим элементом
10 n/2 (3() + 4 )/4 — 3) n/2гй группы. Компо10 ненты а Ьп-1, а2Ьп-1, а2Ьп второго частичного произведения формируются во втором такте работы устройства
10 З0+4) — 4) 10 (— n — 1) х (— (— — ) — 3), 10 — (— 1 — — -) --2) формирующими элементами (n/2-1)й и
n/2-й групп. Согласно табл. 1 компоненты а)Ь1, arbor, ..., anb1, апЬ, „а„Ь, п-го частич20 ного произведения формируются в п-м такте работы устройства формирующими элементами
10 — 1, 10 -- . 2,.„, 10 „- (-)-- ), 2
n/2-й группы.
30 Для суммирования частичных произведений используются первые группы основных сумматоров 14 и дополнительных сумматоров 15, выходь которых подключаются через сокращающие элементы И 17
35 первой группы и элементы ИЛИ 19 группы к входам соответствующих разрядов 2п-разрядного регистра 20 результата. в котором после и-го такта работы устройства находится результат операции умножения.
40 Рассмотрим работу устройства для умножения в втором режиме работы (i=2). Через первый вход 23.1 множимого в течение (n/2) тактов в устройство поступают значения разрядов множимого А, начиная со зна45 чения старшего разряда а1, через п-й вход
23.п множимого — начиная с младшего разряда ап. Одновременно через первый вход
24.1 множителя поступают значения разрядов множителя В, начиная со значения стар50 шего разряда Ь1, а через и-й вход 24.п множителя — начиная с младшего разряда
bn.
Процесс формирования частичных произведений в каждом из и/2 тактов работы
55 устройства иллюстрирует табл. 2. В первом такте формирующими элементами
10. /г 1,10 n/2
1658148
10 и/2 — » — — — ) 3, 10 и, 2 j
4 (n/2 — 1)-й группы формируются компоненты а1Ь1, anb1, 31bn. anbn первого частичного произведения, Во втором такте 5 формирующими элементами
10 n/2 2, 10 n/2 (2 — 2 — — 1), +4
10 (n/2 — 1) 1, 10 п/2 (-(— ) — 4), 10 и/2 (— 1), 10 (и/2 — 1) х
J+4
x (— ((4 — ) — 3), 10 (n 2 — 1) (j + 4), 10 n/2 (— » — ) 2). 10 и/2 х
x (J — + 1), 10 (()/2 — 1) J, 10 п; 2 J-1, +4
10 . и/2 (— - — — 2) и/2-й и (и/2 — 1)-й группы формируются компоненты второго частичного произведения: а1Ьг, 32Ь1, агЬг, а1Ь -1, à -1b1, 32bn-t, an-1b2, a2bn, апЬг. Вп-1Ь -1, 3,-1Ьп а,Ь, 1. СОгЛасно табл, 2 в формировании кол4понент 25
П-ГО ЧаСтИЧНОГО ПРОИЗВЕДЕНИЯ 31Ьп/2, Bn/г
b1,à1Ün/2+1, агЬп/2, an/2b2, а,/2+1Ь!,, ап/2Ьп/2+1, Эп/2+1Ьп/2, дп/2Ь /2r" л /2 tbn/241.
an/2+2 Ь п!2, ", Эп/2 > t bn, Эп Ьп/211 участвует центра1) ьнэя часть форми(, э- 3) щих элементов 10.
Для суммирования чэстичных npo«at:едений используются пег)вая и ->topan j.p/t;пы основных 14 и допол1 нтельных. 15 сумматоров, Связь суммирующих элем ин- 35 тов выполняется с помощь)о эл,-.;1ентов зd прета 18 первой группы. Выходы дополнительных сумматоров 15 первой группы подключаются к 2п-разрядному регистру 20 результата через сокращающие 40 элементы И 17 второй группы и элементы
ИЛИ 19 группы. Результат операции умножения после ent(n/2)-го так а находится а
2п-разрядном регистре 20 результата.
Рассмотрим работу устройства для ум- 45 ножения в третьем режиме (I=3), Значения разрядов множимого А поступают е и-разрядный регистр 8 множимого через первый
23.1, второй 23.2 и п-й 23.п входы множимого, начиная, соответствень о с перв го, вто- 50 рого и и-го разрядов. Значения разрядов множителя В поступают в и-разрядный регистр 9 множителя через первый 24.1, второй 24,2 и и-й 24,п входы множителя, начиная, соответственно, с первого. (п-1)-го 55 и и-го разрядов.
Процесс Формирования частичнык произведений в каждом из ent(n!3) тактов рабоTbl устройства иллюстрирует табл, 3.
Согласно табл. 3, компоненты atb1, a2b1, 31Ьп-1, atbп, 32Ьп-1, anЬ1, 32Ьп, anbn-1, дпЬп первого частичного произведения формируют формирующие элементы
10 и/2 1, 10 и/2 2 (4 ) — 4), 10 п/2 . (— - — 3), 10 (П/2 — 1) х
30+41 (ЗД.>.4) д) 111 0,2 ) +4
10 И> 2 (— (— ) — 2). 10 и. 2 и
4 х (— 2), 110 и/2 J
+4
n/2-й (п/2-1)-й групп, Во втором такте формируются компоненты а1Ьг, агЬз. азЬ1, азЬ2, a4b1, д4Ь2. 31Ьп 3, 31Ьп 2, 31Ьп 2, ЭЗЬп-2 ЭЗЬп-3, дп-1Ь1, ЭЗЬп-2, 34Ьп-3, Эп-1Ь2, ЭЗЬп-1, д4Ьп-2, anb2, азЬ4, 34bn 1, а4Ь,, à,-1bn-3. эпЬ,-З, Bnbn-3. ап-1Ьп-2, ЭпЬп-2, Зп-1bn-2. Bn-tbn-1, ап 1Ьп втОРОto частичного произведения с помощью формирующих элементов n/2-й, (n/2-1)-й, (n /2-2)-й, (n /2-3)-й груп и. В формировании компонент ent(n/3)-го частичного произведения
3tbn/3+1, агЬп!з. atbn!3 г, агЬ !з 1, a3bn/3, ..., д2п/ЗЬ2п/3 — 4, 32п/ЗЬn/3+1 32n/3 1Üï!3
32п/3 1Ь2п/3->5 32п/ЗЬ20!344, 3211!3 1b2n/3+3 участвуют формирующие элел1енты 10, не .1>срмировав()!ие единичных эначен)." час: jjjbjх (роиэведений в пре/1ыдущ 2 тактах ра>,ать устройства ,Зля суммировлн14я частичных произведении (4c(toj)j з,ются первая, вторая, третья группы основных 14 !1,дополните(tьных 15 сумматоров. Связь .-уммирую1дих элементов в:,)полняют элементы запрета 18.
Выходы дополнительных сул4маторов 15 второй группы подключаются к 2п-разрядному регистру 20 результатэ через сокращающие элементы И 17 третий группы и элементы ИЛИ 19 группы, После ent(n/3)-го такта рэботы устройства в 2п-разрядном регистре 20 результата находится результат операции умножения.
Рассмотрим работу предлагаемого устроиствэ в i-м режиме умножения. допустим, что i- i j-k, t/je I. k целые числа. Обозначим через!число младших разрядов множимого А которые поступают в .—: рвом такте I-го режима умнсжения, а черг 3 k — число старших разрядов л1ножимого
", которые поступают в первом такте I-го режима умножения. Для разрядов множителя В обозначение обратное: k — число младших оазрядов множителя Б, котооые поступают в первом такте I-го режима умножения. à I — число старшил разрядов множигеля В; поступающих в этом же такте.
1658148
10
Тогда в I-м режиме умножения значения разрядов множимого А поступают в п-разрядный регистр 8 множимого через первый
23.1, второй 23,2 соответственно k-й 23,k и (и-I)-й 23.(n-l), (и-I+1)-й 23.(n-!+1), (n-I+ 2)-й
23.(п-1+2), ..., и-й 23.п входы множимого. Подача множимого А осуществляется по совпадению номеров входов и разрядов в первом такте, и изменяется соответственно на k u I в каждом последующем из ent(n/1) тактов работы в I-м режиме умножения. Одновременно в и-разрядный регистр 9 множителя поступают значения разрядов множителя В через первый 24.1, второй
24.2„... I-й 24,1 и (n-k)-й 24.(п-k), (и-1+1), (uk+2)-й 24.(п-k+2), ..., и-й 24.п входы множителя. Подача множителя осуществляется по совпадению номеров входов и разрядов в первом такте, и изменяется соответственно на I u k в каждом последующем из (ent и/i) тактов работы в 1-м режиме умножения, Процесс формирования частичных произведений в каждом из ent(n/I) тактов работы устройства иллюстрирует табл. 5.
Согласно табл. 5 в первом такте формирующие элементы 10 групп формируют компоненты первого частичного произведения: а Ь1, aibz, агЬ1, атЬз, агЬг, азЬ1,...,а Ь -з, агЬл-4...„ak-ЗЬл-(n-1) an-(1)bl-з, an-(1-2)bl-4,..., ал-зЬ,..., aibn, агЬ,->,..., akbn-(k-i), а,-(i)bl, а(1-г)Ь!-1„... anbi,..., апЬп, а5Ьп-1,..., akbk-(k-4), ап(Ь4)Ь!, an-(i-5)bi ), ...,anb4, ..., an-2bn,an Ь,1, алЬп-г, ал-1Ьп, апЬп-1, anbn. Табл. 5 раскрывает закономерность формирования частичных произведений определенного веса разрядов для первого, второго, (ent(n/Ij-1)го, ent(n/1)-го тактов работы устройства в i-м режиме умножения.
Для суммирования формируемых компонент частичных произведений и i-м режиме умножения, при i < и/2, используются основные сумматоры 14 первой, второй, .„(и/2-I)-й групп и дополнительные сумматоры 15 первой, второй„„,(n/2-1+1)-й групп. Если 1 > n/2, то используются все группы основных 14 и дополнительных 15 сумматоров, При i < й/2 устройство работает с сокращенным числом основных 14 и дополнительных 15 сумматоров групп, причем последние подключаются к 2п-разрядному регистру 20 результата через сокращающие элементы И ".7 (г/2-1)-й группы и элементы
ИЛИ 19 группы. При I и/2 используются только элементы запрета 18 групп для связи суммирующих элементов и элементы ИЛИ
19 группы.
Число тактов работы устройства в 1-м режиме умножения определяется как и/i
55 при I n/2 и если n/i является целым числом. Если n/i является дробным числом, -io число тактов работы определяется каг
ent(n/ô1. При 1< n/I - 2 предлагаемое устройство выполняет I-й режим умножения за два такта и служит больше для согласования по числу входов, неже-и по времени выполнения операции, которое является дробной величиной.
При I=n процесс умножения выполняется за один такт, В последнем такте работы устройстьа в
i-м режиме умножения в 2п-разрядном регистре 20 результата находится результат oneрации умножения.
Рассмотрлм лабо у устройства для умножения в п м р:;.лме (I-=n). Значения разрядов множимого А и множителя В поступают в устройство через соответствующие входы 23 и 24 разрядов множимого и множителя, Умно>кение, как и ввод сомножителей, выполняется за один такт, Процесс формирования частичных произведений в и-м режиме умножения иллюстрирует табл, 5.Для суммирования частичных произведений используются основные сумматор.: всех групп и дополнительные сумма;орь; i5 всех групп, Связь между суммирующими элементами поддер>кивают элементы запрета 18 всех групп. Результат операции умножения поступает в 2п-разрядныи регистр 20 результата через элементы ИЛИ 19 группы.
Формула изобретения
Устройство для умножения, содержащее и-разрядные регистры множимого и множителя (п-разрядность сомножителей), первую группу из (2n-1) подключающих элементов И, два полусумматора, первую группу из (2п-4) основных сумматоров и
2п-разрядный регистр результата, выход dro разряда которого (d=3, 4, ..., 2n-2) соединен соответственно с первым входом d-го основного сумматора первой группы, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем выполнения умножения при вводе п-разрядных сомножителей по I-входам в и-разряднике регистра множимого и множителя (i=1, 2„.,п), введены два и-разрядных кольцевых регистров сдвига, (п-1) элементов И. п фиксаторов режима работы, (n-1) элементов запрета; две группы из и элементов И вЂ” ИЛИ, и/2 группы из j формирующих элементов (j=4, 12, . Ä 4п-4) (n/2-2) группы из f направляющих элементов ИЛИ (f=4(n-5),...,12, 4), (и/2-2) групп из f подключающих элементов И, (2п-11) подключающих элементов первой группы, (и/2-1) групп из g,noäêëâ÷aþùèx элементов ИЛИ (g=4(n165R14B
3)...„12, 4), два основных сумматора первой группы, (и/2-2) групп из h основных сумматоров (h=2n-6„,14, 10, 6), (и/2) групп из К дополнительных сумматоров (K=-2n-4, 2п-б, 2п-2ÄÄ, 10, 6, 3), (п-2) полусумматора, (и/2-1) групп из m сокращающих элементов И (m=2n-4, ..., 8, 4), (и/2-1) групп из m элементов запрета и группу из (2n-2) элементов
ИЛИ, причем первый управляющий вход устройства соединен с входом первого разряда первого п-разрядного кольцевого регистра сдвига и первыми входами первого элемента И и первого фиксатора режима работы, первый вход р-ro элемента И, кроме первого элемента И, соединен соответственно с выходом (р-1)-го элемента И. инверсный выход р-го фиксатора режи> а работы (р=1, 2, .„, и-1) соедине < соответствен><0 с вторым входом р-го элемента И и прял<ылт входом р-ro элемента запре-а, и><Версныи вход которого соеди<<ен сос.гве<ственнс с инверсным выходом (р 1)-10 фикс-тт<ара режима работы, вход когоро.о coe)
И вЂ” ИЛИ первой и Второи I руflil обьединсны и соединены cooTB" TñTBår
ЭЛЕМЕНта ЗВПрЕт:< <ерг)Ь ВХO, ь) Л . 1>т:,)О
ВходОВ элемен EGB И > i 1, i i i)ас)н .... 01) групп объединв ы;1 -.. ДL:: нь " и) В:... ным выходом п-го,)LI);,:,тт". „Г)к )л<7-,:, >; э
Tbl ВтОРые ВхОДы I x i l, 7* . I1 ri i,! .Дс() l l i j элемента И- "1Л И )с „В .:: -;,. i,; . с выходом пер;<ого раз1, L r.-р,..<;ь,,,; Г, кольцевого регистры cpr
ent(n/4) — целая час.гь числ-i) сседи»с i -..<)I)ò
ВЕтСтВЕННО С ВТОРЫМ ВХОД ХМ .;;Гвenтné группы входов BTOpoio эле.<ента И- j .,r;! j первой группы и Вторыми Входал<и )ер><сй и и-й групп Bxogoe(ent(n/71)-1, 1-Гс) э .Menта!;—
ИЛИ первой группы. PTupoll Вхг)Д с т I, i,L; группы входов Второго элел<с. ;з .1 !.1 j!1
ПЕРВОЙ ГРУГ<Г1Ы И BT;)Pl. BХ)),„ ...;:;, !,0. " И групп входов (епт(п, 3, 1)- о эл< м>;нт;: . 1ИЛИ первой группы обьед..i<0 <1: . гсери:, ны соотВетственно l:, ныхсдс 1, i r;,)/3 1< .1-i L разряда перВО! о г-разряднсгс I îëûteÿ: а регистра сдвига, f .ыход (е;1 .1/21 1) I с р çРЯДа КС ГОРОГО СОЕДИНЕН С ВТСРЬ)Л). . Ь 0 а<, первой и и-й r pyal; В"-.îstî.. входом второй >руппь .,),! ri:. Г- ..:><с>0 э;». мента И -ИЛИ второй группы, второй вход второй группы входов второго элемента ИИЛИ второй группы обьединен с вторыми входами первой и и-й групп входов
5 (ent(n/2)+2)-ro элемента И-ИЛИ первой группы и соединен с выходом ent(n/2)Г2» го разряда первого и разрядного кольцевого регистра сдвига, выход (епт(2п/3)+1)-го разряда которого соединен с вторыми вхо10 дами первой и и-й групп входов (ent(2n/3)+1)-го элемента И-ИЛИ первой группы и вторым входом третьей группы входов первого элемента И-ИЛИ второй группы, второй вход третьей группы входов
15 второго элемента И вЂ” ИЛИ второй группы обьединен с вторыми входами первой и и-й групп входов (ent(2n/3) 2)-го элемента ИИЛИ первой группы и соединен с выходом (ent(2n/3) 2)-го разряда первого и-разряд20 ного vîëüöeBOãî регистра сдвига соответственно, Выход (n-1)-го разряда первого и-pes3p>
i-рупп Вхс;EOE< (n-1)-r с элемента И ИЛИ пер25 Вои группы и Вторыл< Входом (и-1)-й группы входов lent(n/2)-1) ro элемента И ИЛИ вторОи Г p)/ïnI.!, Bû -,сд и О рдзрядсl первого ир;)зр <д того ко;,<т. Во î pell . тра сд>;тг,", 0;1 .. H,. в. 0,)ым> кодами >)срвг)й и п-й сд, f i;« I х> д)В >1 10, le> :),.)П:. !1 B:, .,)b i- „,„:.l <П,. v f Р,..,.:i BXO ,Г),(;, ".J Гс ..", :. 1"-нта .1 И тИ торОй )та .1>я )>l )ГО >. Пll>ELBE!0! О,:Р 1С Гi. а СД! -! iСО >5:=,i,".nH:, с P.T, f, c, >.1, „-;.. i I i и; j. g.li û B;0,!ñB >сnt(n 2). :,. г:; 10>., нin! И)1 . <ар;.1 -ру -)пы 1. Г.:>)ь, » Входами пер!:ой .. n-Ln l,,! i. входе>в первi>ro з 1с.ме>< га ". !1/I!4 в, 0l1 ГР„)1))ы, В E)Pi=le BXO,ill ГЕ;":))Сй Li и-й XII) с p,ir.!»< Г)хсдnв В ropoi О эл лс" il7 0 И !71 1И Вто рсл груп лы обь динены с «торы>< входом п-1) и I pól;n>l вхгтдсв (е>п(п/21 2)- о элеме .— <а U1 .; 1! первой группы l1 соедине<<ы с ВЬ) ссДОМ ВТОPnГО PBЗPЯДВ ВТОРОГO п PВЗРЯД 15 ;!)IU ксльцPBO,Q регистра -.Двига, Выход (ег)т(п 3)-1)-го разряда которо)10 саед;)нен с >з г р><>10 Входами первой 11 п-й групп Входов (и- >(,i 3)-1)-гс элел",ент". И-ИЛ 1.- торой груп;-нт;. >ПорЫМ ВХОДСЛ1 т,рв;Ьсй Гр, ill,.l ВХГДОВ 5Г1 In 1)- .с алел;е><та И u1f!I1 пср>;Ой группы. ГтсР>, г ГхсДы пеРВОЙ и Г, ll Г )У>то Входов п!, i,73)-Гс элемента И- ИЛИ Второй Группы сбь д;нены с вторы.< входом третьей групсдов п-го элс <ента И .ЛИ пер;ой 55 >р„)><ы и соединены с Выходом ent(n/3)-ro Раэ,,ЯД 1 ° ГОРОГС П-РЭЗРЯДНОГO ХОЛЬЦЕВОГО <- г «1,;з сдвиг». Вь<хсд(eiit(n/2) 1), о разряДст Xс ЭРС 0 СОЕДИНBÍ С ВТОРЫML ВХСДàML< и.;р>т и и;".:: груп>: Bxaqoe!e:;t(n/2,-1;-гс элел;=i 1658148 10 33 55 дом второй группы входов (п-1)-го элемента И вЂ” ИЛИ первой группы, вторые входы первой и и-й групп входов ent(n/2)-го элемента И вЂ” ИЛИ второй группы объединены с вторым входом второй группы входов и-го элемента И вЂ” ИЛИ первой группы и соединены с выходом ent(n/2)-ro разряда второго и-разрядного кольцевого регистра сдвига, выход ent(2n/3)-го разряда которого соединен с вторыми входами первой и и-й групп входов ent(2n/3)-ro элемента И вЂ” ИЛИ второй группы и вторым входом третьей группы входов (и-1)-го элемента И вЂ” ИЛИ второй группы, второй вход четвертой группы входов (и-1)го элемента И вЂ” ИЛИ второй группы объединен с вторыми входами первой и и-й групп входов (епс(Зп/4)-1)-ro элемента И- ИЛИ второй группы и соединен с выходом (ent(3n/4)-1)-ro разряда второго п-разрядного кольцевого регистра сдвига соответственно, выход (n-1)-го разряда второго и-разрядного кольцевого регистра сдвига соединен с вторыми входами i-x групп входов, кроме входов третьей и четвертой групп входов, (n-1)-ro элемента И-ИЛИ второй группы и вторыми входами третьей и четвертой групп входов (n-2)-го элемента И вЂ” ИЛИ второй группы, вторые входы i-x групп входов и-го элемента И вЂ” ИЛИ второй группы соединены с выходом п-го разряда второго и-разрядного кольцевого регистра сдвига, третьи входы первых групп входов элементов И вЂ” ИЛИ первой группы, третьи входы вторых групп входов первых ent(n/2) элементов И вЂ” ИЛИ первой группы, третьи входы третьих групп входов первого, третьего, соответственно, (ent(2n/3)-1)-го элементов И вЂ” ИЛИ первой группы, третьи входы четвертых групп входов первого, третьего, соответственно, (ent(2n-4)-1)-го элементов И вЂ” ИЛИ первой группы, третьи входы пятых групп входов первого, четвертого, соответственно (ent(4n/5)-2)-го элементов И вЂ” ИЛИ первой группы, соответственно, третий вход и-группы входов первого элемента ИИЛИ первой группы объединены и соединены с входом первого разряда множимого устройства, третьи входы третьих групп входов второго, четвертого, соответственно ent(2n/3)-ro элементов И вЂ” ИЛИ первой группы, третьи входы четвертых групп входов второго, четвертого, соответственно ent(2n/4)-ro элементов И-,ИЛИ первой группы, соответственно, третий вход п-й группы входов второго элемента И вЂ” ИЛИ первой группы объединены и соединены с входом второго разряда множимого, третьи входы четвертых групп входов (епт(2п/4)+1)-го, еп1(2п/4)+3)-ro, соответственно, (n-1)-го элементов И вЂ” ИЛИ первой группы, третьи входы пятых групп входов (ent(4n/5)> 1)-го, (ent (4п/5) + 3)-го, соответственно. (п-1)-го элементов И- ИЛИ первой группы. соответственно, третий вход (n-1)-й группы входов (п-1)-го элемента И-ИЛИ первой группы объединены и соединены с входом (n-1)-ro разряда множимого, третьи входы вторых групп входов последних ent(n/2) элементов И вЂ” ИЛИ первой группы, третьи входы третьих групп входов последних ent(n/3) элементов И вЂ” ИЛИ первой группы, третьи входы четвертых групп входов (ent(2n/4)+ 2)-ro (ent(2n/4) + 4)-ro, соответственно, и-го элементов И вЂ” ИЛИ первой группы, третий вход и-й группы входов п-ro элемента И-ИЛИ первой группы объединены и соединены с входом и-го разряда множимого. третьи Входы первых групп входов элемен гон И вЂ” ИЛИ второй группы, третьи входы вторых групп входов первых ent(n/2) элементов И-ИЛИ второй группы, третьи входы третьих групп входов первых ent(n/3) элементов И вЂ” ИЛИ второй группы, третьи входы четвертых групп входов первого. третьего, соответственно, (ent(2n/4)-1)-го элементов И-ИЛИ второй группы, третьи входы пятых групп входов первого, третьего, соответственно (entf2n/51-1)-го элементог И-ИЛИ второй группы, трегии вход п-и группы входов первого элемента И- ИЛИ второй группы объединены и соединены с входом первого разряда множителя, третьи входы четвертых групп, входов вто рого, четвертого, соответственно, ent(2n/4)ro элементов И вЂ” ИЛИ второй группы. третьи входы пятых групп входов второго. четвертого, соответственно, ent(2n/5)-го элементов И вЂ” ИЛИ второй группы, третий вход п-й группы входов второго элемента И-ИЛИ второй группы объединены и соединены с входом второго разряда множителя, третьи входы третьих групп входов (епс(п/3)+1)-го ent(n/3)+3)-го, второго элементов И-ИЛИ второй группы, третьи. входы четвертых групп входов (ent(2n/4)+1)-го, (ent(2n/4)+3)го второго элементов И вЂ” ИЛИ второй группы, третьи входы пятых групп входов (ем(2п/5)+2)-ro. ent(2n/5)+5)-го второго элементов И вЂ” ИЛИ второй группы, третий вход и-й группы входой (и-1)-ro элемента И-ИЛИ второй группы объединены и соединены с входом (п-1)-го разряда множителя, третьи входы вторых групп входов последних епт(п/2) элементов И вЂ” ИЛИ второй группы, третьи входы третьих групп входов (ent(n/3)+2)-го, (ent(n/3)+4)-го соответственно, п-ro элементов И вЂ” ИЛИ второй группы, третьи входы четвертых групп входов (ent(2n/4)+2)-ro, (ent(2n/4)+4)-го, соответственно, n-ro элементов И вЂ” ИЛИ второй груп17 1658148 18 пы, третьи входы пятых групп входов (ent(2n/5)+3)-го, (ent(2n/5)+6)-го, соответственно, п-го элементов И-ИЛИ второй группы, третий вход и-й группы входов и-го элемента И вЂ” ИЛИ второй группы объединены и соединены с входом и-го разряда множителя, выходы I-x элементов И-ИЛИ первой группы соединены соответственно с входами установки в "0" I-х разрядов и-разрядного регистра множимого, выходы I-x элементов И-ИЛИ второй группы соединены соответственно с входами установки в "0" i-x разрядов п-разрядного регистра множителя, первые входы I-x формирующих элементов каждой группы соединены с инверсным выходом I-го разряда и-разрядного регистра множимого, инверсный выход (и/2-R+1)-го разряда и-разрядного регистра множителя (R=1, 2, ..., n/2) соединен соответственно с вторыми входами R1-х формирующих элементов R-й группы, инверсный выход(п/2+R)-ro разряда и-разряд ного регистра множителя соединен соответственно с вторыми входами Р4-х формирующих элементов R-й группы, (Р4= = 3 (j + 4)/4 — 3,,3 Q + 4)/2 — 2, ...,j), вторые входы P3-х формирующих элементов R-й группы соединены с инверспы .IL выходами соответствующих разрядов и разряд ного регистра множителя (Р3 -(j»1„"2 () - 4)/2,, 3 (j + 4)/4 — 4, в торы;. BKojgL I Г-2 формирующих элементов Р-й . р пы соединены с инверс«мыми выходами соответствующих разрядов п- )а:. ядного регистра множителя (P2 j - 4, 4 () - 4)/4+ 2, ...,(j + 4/2 — 2), выход первого формирующего элемента первой груп.:ы со единен с первыми входами первого по"усумматора, первого подключаю..tl < элемента И (n/2-1)-й группы и первь;ми входами (f/2-1)-х направляющих элементов ИЛИ каждой группы, выход третьего .-.лрмирующего элемента первой группы соединен с первыми входами третьего допо и ельного сумматора первой группы, второго подключающего элемента И (и/2-1)-й группы и f/2-х наггравляющик элемснтов ИЛИ каждой группы, выход второго формирующего элемента первой группы соединен с вторым входом третьего дсполни;ельного суММаТора первой группы, перв-ll:.è входами третьего подключающе.о элемента И (и/2-1)-й группы (f/2+1)-х направляющих элементов ИЛИ каждой группы, выход четвертого формирующего элел1ента первой группы соединен с первыми входами третьего полусумматорэ, четвертого подключа.ощего элемента И (и/2-1)-й группы! входами (1/2+2)-х направляющих элементо= NAli каждой группы, выход первого формирующего элемента s-й группы, (s=2, 3, .„, n/2) соединен соответственно с первым входом 5 первого основного сумматора q-й группы (q=n/2-1, n/2-2...„2, 1) с первым входом первого подключающего элемента И v группы (ч=п/2-2, п/2-3, ..., 2, 1) с первым входом t1-го направляющего элемента ИЛИ ч-й группы, (t1=1, 5, 9, ..., 2п — 11), выход ()+4)/21)-го формирующего элемента S-й группы соединен соответственно с первым входом второго основного сумматора q-й группы, с первым входом второго подключающего 15 элемента И ч-й группы, с первым входом t2-го направляющего элемента ИЛИ v-й группы (t2 = 2, 6, 10, „.,2n-10), выход второго формирующего элемента s-й группы соединен соответственно с вторым входом второго основного сумма20 тора q-й группы, с первым входом третьего подключающего элемента И ч-группы, с первым входом t3-го направляющего элемента ИЛИ v-й группы, (t3=3, 7, 11, ..., 2п-9), выход +4)/2-го формирующего элемента S-й группы соединен соответственно с входом третьего основного сумматора q-й группы, с первым входом четвертого подключающего эл-"мента И v-и группы, с первым входом t4- о направляющего элемента ИЛИ v-u 30 групгты (т4 -4, 8. 12, ...,?п-8), вьход третьего ормирую.цего алел;ента s-й груп: ы соеди н с первым входом clBpBo! o под,ючаюш. о элел1ента ИЛИ q-и руппы, с в.;одом t5-го направляк щего э емечга ИЛИ -й груп и ь: (t5=-5. 9, 1;1... 2г,-7), вь:хо„: (ЗД--1) 4» 3) то формирующего элемент. s-é группы соединен соотве-ственно с первым входом /"-ro подключающего элемента ИЛИ р-й группы и первым е»одом f/2-го направляю4С щего элемента ИЛИ -и оуппь, выход Ij 41/4-го формирующего элемента s-é группы соединен соответственно с первым входом (f/2 1)-го подключающего элемента ИЛИ q-й группы и входом (f/2+1)-ro направляющего элемента ИЛИ v-й группы, выход 45 (3(j -4)/2-2)-го формирующего элемента s-й группь соединен соответственно с первь.: входом (f/2 2)-го подллючаюгцего элемента ИЛИ q-й группы и перль M входсм (f/2 - 2)-го напрэв50, я ощего элел ента ИЛИ V-й группы, выход (j -l> 4+1)-го формирующего элемента s-й группы соединен соответстве но с первым входам (т/2+3)-го подключающего элемента ИЛИ р-й группы и, первым входом (f/2 3)-го наг равлл,ощего элемента ИЛИ v-й группы, выход (j+4I/2)-3)-ro форл1ирующего элемента з-й группы соединен соотве1ственно с первым входом f-го подключающего элемента 1658148 ИЛИ q-й группы, с первым входом (f-3)-го направляющего элемента ИЛИ ч-й группы, выход (j-2)-го формирующего элемента s-й группы соединен соответственно с первым входом (h-1)-ro основного сумматора q-й группы, первым входом (f-4)-го направляющего элемента ИЛИ (n/2-2}-й и (n/3-3)-й групп, выход (J-2)-го формирующего элемента (п/2-1)-й группы соединен с первым входом (f-5)-го подключающего элемента И первой группы, выход (j+4f2-2)-го формирующего элемента s-й группы соединен с первым входом h-го основного сумматора р-й группы и, первым входом (f-1)-ro направляющего элемента ИЛИ (n/2-2)-й и (п/2-3)-й групп, выход ()+4/2-2)-го формирующего элемента (n/2-1)-й группы соединен с первым входом (f-1)-го подключающего элемента И первой группы, выход (j-1)-го формирующего элемента s-й группы соединен с вторым входом h-го основного сумматора q-й группы и первым входом (f-2)-го направляющего элемента ИЛИ (n/2-2)-й и (n/2-3)-й групп, выход (j-1)-го формирующего элемента (и/2-1)-й группы соединен с первым входом (f-2)-го подключающего элемента И первой группы, выход J-го формирующего элемента s-й группы, кроме j-го формирующего элемента п/2-й группы, соединен с первым входом w-го полусумматора (w=5, 7, ..., n-1) и первым входом f-ro направляющего элемента ИЛИ (n/2-2)-й и (п/2-3)-й групп, выход J-ro формирующего элемента (n/2-1)-й группы соединен с первым входом f-го подключающего элемента И первой группы, выход )-го формирующего элемента n/2-й группы соединен с первым входом (2n-2)-го элемента ИЛИ группы, вторые входы подключающих элементов И q-й группы объединены с первыми входами сокращающих элементов И q-й группы и инверсными входами элементов запрета р-й гркппы и соединены с выходом q-го элемента запрета, вторые входы сокращающих m-x элементов И qй группы и mx элементов запрета q-й группы соединены с выходами суммы соответствующих дополнительных сумматоров q-й группы, выходы m-x сокращающих элементов И q-й группы соединены с входами соответствующих элементов q1-х ИЛИ группы (q1=2...„2n-3), вход (f1+4)-го подключающего элемента И ч-и группы соединен соответственно с выходом f1-го направляющего элемента ИЛИ н-группы (0-1, 2, ..., f), выход каждого из подключающих элементов И р-й группы соединен с первым входом соответствующего подключающего элемента ИГ И q-й группы, выход 55 которого соединен с входами соответст вующих основного сумматора q-й группы, выход первого элемента запрета р группы соединен с первым входом первого дополнительного сумматора q-й группы, выход суммы которого соединен с соответствующим входом (и 01)-го четного элемента ИЛИ группы, выход суммы второго дополнительного сумматора q-й группы соединен с соответствующим входом (и+2)-ro нечетного элемента ИЛИ группы, второй вход каждого основного сумматора q-й группы, кроме основных сумматоров первой группы, соединен с выходом соответствующего элемента запрета этой же группы, выход h-го элемента запрета q-й группы, кроме h-ro элемента запрета (n/2-1}-й группы, соединен с вторым входом соответствующего полусумматора, выход переноса w-го полусумматора соединен с вторым входом (w-1)-ro полусумматора, выход второго элемента запрета (n/2-1)-й группы соединен с вторым входом и-го полусумматора, выход переноса которого соединен с вторым входом первого дополнительного сумматора (n/2-1)-й руппы, выход третьего элемента запрета (и/2-1)-й группы соединен с первым входом третьего дополнительного сумматора (n/2-1)-й группы, выход переноса которого соединен с вторым входом второго дополнительного сумматора (п/2-1)-й группы, выход четвертого элемента запрета (п/2-1)-й группы соединен с первым входом третьего полусумматора. выход переноса которого соединен с вторым входом второго полусумматора, выход переноса второго полусумматора соединен с вторым входом второго дополнительного сумматора (n/2-1)-й группы выход переноса которого соединен с третьим входом первого дополнительного сумматора (n/2-1)-й группы, выход суммы первого полусумматора соединен с третьим входом второго дополнительного сумматора (n/2-1)-й группы, выход суммы третьего дополнительного сумматора (п/2-1)-й группы соединен с первым входом второго полусумматора, выход суммы которого соединен с соответствующим входом и-го элемента ИЛИ группы, выход суммы третьего полусумматора соединен с соответствующим входом (п+1)-го элемента ИЛИ группы, выход переноса (2n-2}-го основного сумматора первой руппы соединен с вторым входом n-ro полусумматора, выход суммы которого соединен с вторыми входами (2п-4)-го сокращающего элемента И и (2п-4)го элемента запрета первой группы, выход переноса первого основного сумматора первой группы соединен с первым входом первого элемента ИЛИ группы выход кото21 1658148 22 рого соединен с входом первого разряда 2п-разрядного регистра результата. выход (d-1)-го элемента ИЛИ группы соединен с входом d-го разряда 2п-разрядного регистра результата, d=-(3,...,2n-3), выход первого разряда которого соединен с вторым входом первого элемента ИЛИ группы, третий вход первого элемента ИЛИ группы соединен с выходом переноса первого дополнительного сумматора первой группы, выход суммы которого соединен с входом второго разряда 2п-разрядного регистра результата, выход второго разряда которого соединен с вторым входом первого основного сумматора первой группы, выход переноса первого дополнительного сумматора р-й группы соединен соответственно с третьим входом первого основного сумматора ц-й группы, выход суммы (2n-2)-ro основного сумматора первой группы соединен с входом (2n-1)-го разряда 2п-разрядного регистра рЕзультата, выход которого соединен с третьим входом (2п-2)-го основного сумматора первой группы, выход переноса каждого основного сумматора q-й группы. кроме первого и (2п-2)-ro основных сумматоров первой группы., соединен с вторым входом сЬответствующего дополнительно, сумматора q-й группы, выход переноса w1-ro попусумматара (w1=-6...,, n) соединен соответственно с третьим входом h-го дополнительного сумматора s-й группы, выход переноса h1-го дополнительного сумматора s-й группы, кроме первых дополнительных 5 сумматоров каждой s-й группы, соединен соответственно с третьим входом (h1-1)-го дополнительного сумматора s-й группы (h1=1, 2, „„h), выход суммы h1-го основного сумматора р-й группы, кроме основных сумматоров первой группы и h-x основных сумматоров каждой q-й группы, соединен соответственно с первым входом (h1+1) ãî дополнительного сумматора (q+1)-й группы, выход суммы h-го основного сумматора р-й группы, кроме (2n-2)-го основного сумматора первой группы, соединен с первым входом (w-1)-го полусумматора, выход суммы которого соединен с соответствующим входом (п+ю+1)-го четного элемента ИЛИ группы, выход суммы w-го полусумматора соединен с соответствующим входом (и+и+2)-го нечетного элемента ИЛИ группы, выход(2п-2)-ro элемента ИЛИ группы соеди25 нен с входом 2п-го разряда 2п-разрядного регистра результата, выход которого соединен с вторым входом (2n-2)-го элемента ИЛИ группы, вход n-ro разряда второго и-разрядного кольцевого регис ра сдвига соединен с вторым управляющим входом устройства, 30 1658148 1658148 1658148 28 м Ь Ъ Ъ" el е и « сл е сц с ГМ «ьр фк Ю 658148 ;(:С . Ф Д4 (,с% *, о в Фс(Сф (Ч л. с Ч- (1. «1. 4!. Ъ 11 ЦДД Ъ с 1 ((4 С4 О . 1Ф Ф с " 1 И Ъ lab - l8 М Ъ с (( с Ф 6 ц с ((E. с (v 1 » 1 1 м м Ф Ъ р е ч Ъ ч Ф б b, ф с, 1 ,1 . М" (" " ц I е !р Ю I(1 а t ор М 1 у" с Ц 1 с Ф 4(» Ъ а Ф ч . с » ф, М Ц 1(с ч ((. ((-, о . н 1 с 1! с с С!(1 V ц 1(Ч Ч с С 4 (с 1 ч С(1Ф @ЖЕ(4 ч Ф ч 1 1 t 5 ю ч Ф( ((й ((((%0 Ю с 1 I ъ (3 й 1 с (((((» ФД (,1 С4 ((О °, 4 С! (..(„ (3 (1 Ч! 7 т сс» Ф(. Ф» (((! и Ъ 4l Ч 5 Ъ Ф Ъ 1 ((° ф 0 I 1" (ФФ 7 t 0 (о Ъ » Ф Ь С Фс( о ч (сч с ,. М- - (I Д" ж Ф с (1 1» с с ч Ф Ф с!7» (() ФМ(Ф с ц Ф. Й» Ф! Ф,О с( ( с 14 с <, Д,Ч Ъ Cl. 4((3 ( с с I» I Ф„ О 1. с ° «!» с 4 l Ъ 1 ъ 1 и 4 .Ф(-» (4 4 со ОсУ» 1 ((. ф С с( (: ък д-! (1(,(4 . 3. 4; ч ч с c3 " (Ъ. а .",Ч 4/ с(4 t,4 4, Ч Ф(» Ы" ФР ч(Ч> и I(»Ф М1Ф( с Ф(ч 0" 1 E. I ф„ ((р т ч 4» 3(м 4. 4«Ч> о о 1 7 Ч М Ъ Ф М 4 tI . 4 ! 1 с(ФС с(ч д 4 1 (ч C(. с(! „ъД" о 1 ч Ф» 4( М Ц ц с ,Р 4„ (, с»" ti- и„ (3" ц 4 с 1((„ %Д4 и I ч ч, 1 ° Й. 3 ч (4 1 н 4( > %( с I 1 4 (3 Ф(с ((4 Ф! ц с1 I(с (((1 С 1(7 С(О ° qp 1 ° 4 Щ с Г с \ цо Ъ. с Ф, с . Ф 5 ц с ч ц ч (44 « ф ((Ф с Ч С(4 - q)tÞ с. Щ 4 с 6 5 ° I с(ч g %0 С(С (4 1 Ч С(4 С . 4 1 6 31 ю Ф 4 Е о с 1 о 4 Ъ I Ю 9 Ор" !! с Ч с 6» 564 М !3 И 0 а с С}ч с ц « ° К!. Фм Ъ с! I I 4 4 ! О Од ъ »1 4 С с» ° ч Ф Ч> %р с 4!. 4„ б" " С1} Ы С}»1 ч К 4 4 I О }! С С1 4 с 4 сг с с! «» Ь" « Ъ И 5! Фм 1 о с Ч) «» «. Ь 5 3 с Ч> о ч 4с 4 с с Фч 1!!. Ю" "! a }el! М 4} ,Ъ 1 ° !}„« ° К у„в! ф6 Ю сЧ 91 }С1 1 К с с » Ь т .к $ Ъ «» у" 4 - . + ф= IV Ъ «4 Ю" с! с Ф Ъ с Ъ с К 4 Р с «ч «4 „ р ч 4 ф» 7 ю м1.. 1 о S«g 9- z го Ъ о фЕ м М о д Е а Ъ с к ъ ъ }р 4 1. «ч с 7: б ч Г 4 ф. ° }! с! р Ч с Ч" } с! 1 ч с е ° & 4 н йd М !К с. Ф l}} « «1!!.„! К с с ° + «v IU v ° К»%P O щ т IV «» O4 К" Ч с « ° 1» 4 «" р р Ф!ч «4 ЮЮ 1658148 %б с с С! 1 I4 К ( с+ ч 3" В" с К м »4 с а «1 40@ О к 1О сО»с! 1. С С ° . «» «, б Г! " 4 I4 4 ° Q 14 Ч 14 с »}4 64»} й" !! " с E К К К »4 Чс С !. «„ М 6 с, с Ч» ««4 «. Г " с} ъ с 1 «4 ° «» Ьф zQ "6 К ч С К ч 1 „elqu, 1 © 1с !! еП с Ф i 4! 4 ll, ll u чс0 1 ср с М.! w4 4 66 ч gq с!} « ъ ч ll ° ll И фф ° с»! к с0 ep }, i Ч ° 4С М, С ю"4 } 8 4 ъ > 4 „1 Ю ч 4 },, о «». . Е 4 Ъ в в У ° ме К1 Е Г у" }} ф i658148 Ь4 сь 4 Й с о ъ Д с Р ° 1. cv Ф а чмч У 4S 4: н е Ф44 Ф ч . У 4 4, - «, . . «;„, Г„1м ч « " 4 «х " " ь"" ч"„м О4 м М, М ° Ь4 Е 4 4 и 4 М Ф « а4м фм 44мор м о о ь ч б4 «4 м4м а4м фч 44 Ъ»4 М » м4 м4 -Ъ М М с4 (! ч «М « " (1 4 ч ч « 4" ч м» м 1» 3" Мч М1м «:4 6 Ц«4 с 1М »4 4М 4»\ ч 1»4 I »4 г4 «\» Ю»4 «2 М4 4. е4 М «4 ч Ф с4 м «с и к «К е \ ч ; мм 4 ф ч М4 Ъ м «44ф 44м О М М 1б5814В 1653118 1658148 фиг. 3 Составитель Е.Мурзина Техред М.Моргентал Корректор С. Шевкун Редактор М.Бланар Заказ 1713 Тираж 401 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101
