Адаптивное устройство компенсации помех в речевом сигнале

 

Изобретение относится к радиотехнике и может быть использовано для повышения разборчивости зашумленного речевого сигнала. Целью изобретения является повышение помехоустойчтвости речевого сигнала путем улучшения отношения сигнал/шум. Устройство содержит оперативный запоминающий блок 1, постоянный запоминающий блок 2, перемножитель 3, сумматор 4, блок 5 вычисления функции, буферные регистры 6 - 13, мультиплексоры 14 - 17, блок 18 управления. Устройство позволяет обеспечить подавление шумов, непрерывных во времени и находящихся в спектре принимаемого речевого сигнала. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 04 В 15/00

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ г/ю (21) 4481349/09 (22) 08.09.88 (46) 30.06.91.. Бюл. М 24 (72) Ю.H. Прохоров, С.Д. Лосев, И.Б. Петяшин и С.Т. Бурцев (53) 621.396.669.8(088.8) (56) Патент США

М 4587620, кл.Н 04 В 15/00, 1986. (54) АДАПТИВНОЕ УСТРОЙСТВО КОМПЕНСАЦИИ ПОМЕХ В РЕЧ Е В ОМ СИГНАЛЕ (57) Изобретение относится к радиотехнике и может быть использовано для повышения

„„ЫЛ,, 1660188 А1 разборчивости зашумленного речевого сигнала. Целью изобретения является повышение помехоустойчивости речевого сигнала путем улучшения отношения сигнал/шум..

Устройство содержит оперативный запоминающий блок 1, постоянный запоминающий блок 2, перемножитель 3, сумматор 4, блок

5 вычисления функции, буферные регистры

6-13, мультиплексоры 14 — 17, блок 18 управления. Устройство позволяет обеспечить подавление шумов, непрерывных во времени и находящихся в спектре принимаемого речевого сигнала. 2 ил.

1660188

Изобретение относится к радиотехнике и может быть использовано для повышения разборчивости зашумленного речевого сигнала.

Целью изобретения является повышение помехоустойчивости речевого сигнала путем улучшения отношения сигнал/шум.

На фиг..1 приведена структурная схема устройства, на фиг. 2 — структурная схема блока управления.

Устройство (фиг. 1) содержит оперативный запоминающий блок (ОЗБ) 1, постоянный запоминающий блок 2 (ПЗБ), перемножитель 3, сумматор 4, блок 5 вычисления функции, первый 6, второй 7, третий 8, четвертый 9, пятый 10, шестой 11, седьмой 12 и восьмой 13 буферные регистры, первый 14, второй 15, третий 16 и четвертый 17 мультиплексоры, блок 18 управления, вход 19 устройства, выход 20 устройства.

Блок 18 управления (фиг. 2) содержит генератор 21 тактовой частоты, счетчик 22, узел 23 формирования пускового сигнала, узел 24 постоянной памяти.

Устройство работает следующим образом, Блок 5 вычисления функции ф(х(() ) (фиг. 2) выполнен на мультиплексоре, причем на первый информационный вход мультиплексора поступает информация с выхода пятого буферного реги=тра 10, на второй информационный вход- постоянная величина С1, на третий информационный вход постоянная величина С2, на управляющие входы мультиплексора поступают сигнал переполнения и знаковый разряд из пятого буферного регистра 10.

На третий вход второго мультиплексо-. ра 15 подается постоянная величина.

На вход устройства 19 поступает зашумленный речевой сигнал Ех+ 1, а на выходе 20 получается оечевой сигнал х1+ 1(с улучшенным отношением сигнал/помеха, Процедура обработки зашумленного речевого сигнала описывается следующими уравнениями: л(4 л(я (zl л (П л(; л(1 м х " - х " k (s) ("

++i С Сл )

s (<(„ -- *((л ((+ъ1 (ъ(, („" (.„- х х - х

11 л (Ь1 х,, при-(ехх(; (р(х „)» C, «-0024 при х -(; (cons(; л(М

С --00х4 прп х> 1) где К(1) — коэффициент усиления для оценки первого отсчета сигнал х(, К (2) — коэффициент усиления для оценки второго отсчета сигнала х(— 1, 5 K (3) — коэффициент усиления для оценки функции возбуждения;

К (4) — коэффициент усиления для оценки первого коэффициента линейного предсказания;

10 К (5) — коэффициент усиления для оценки второго коэффициента линейного предсказан(4(я ;

- 1й л (4)

xi+1 — выходной сигнал;х(+ 1 — первый коэффи(и ент линейного предсказания.

15 х(+ q — второй коэффициент линейного предсказания.

Экспериментально установлено, что в качестве начальных условий целесообразно принять сле(цющие значения

20 хо =хо =4 =0; л (1) ((З)

Р

Величины К (1), К (2), К (3), К (4}, К (5) в процессе вычислений являются постоянны25 ми и подбираются экспериментально в диапазоне 0,05-0,25 в зависимости от мощности сигнала помехи, действующей на входе. Величина (является постоянной, экспериментально подобрана (-5 10 ., ь (1)

30 Процесс вычисления сигнала х + 1() состоит иэ 21 такта, которые протекают следующим образом.

В течение 1-го такта (фиг, 3) выполн(р(ется считывание из ОЗБ 1 величины хх ) и

35 запись ее через первый мультиплексор 14, находящийся в 1-м состоянии, в первый буферный регистр 6.

В течение 2-го такта их ОЗБ считывается величина х(и через второй мультил (4)

40 плексор 15, находящийся в 1-м состоянии, записывается во второй буферный регистр

7.

В течение 3-го такта выполняется пере(11 л (4) множение величин х1 (l х1() перемножите45 лем 3, на первый и второй входы которого соответственно из первого и второго буфер((1) ных4о)егистров 6 и 7 поступают величины х1() и х1(а результат перемножения записывается в шестой буферный регистр 11. Также

50 в течение 3-ro такта выполняется считывание их ОЗБ величины 4 ) и запись ее в буферный регистр 10, В течение 4-ro такта выполняется считывание величины из ОЗБ и запись ее через

55 первый мультиплексор 14, находящийся в

1-м состоянии, в первый буферный регистр

6. Также в течение 4-ro такта выполняется (э) вычисление величины p (x . ) . При нахождении значений числа х1() в пределах

1660188 л (у)

-1 xt 5 1 его численное значение, поступающее иэ пятого буферного регистра 10 через блок 5, поступает на второй вход первого мультиплексора 14. При нахождении значения числа @ ) в области х (> 1 блок 5 под действием управляющих сигналов из пятого буферного регистра 10, а именно знака числа и разряда переполнения, переключается во второе состояние, пропуская на свой выход постоянное число С1з= 0,024.

При нахождении значения числа х () в области xi -1 блок 5 под воздействием управ3 ляющих сигналов из пятого буферного регистра 10 переключается в третье состояwe, пропуская на Свой выход величину С1=

0,024, В течение 5-го такта выполняется считывание из ОЗБ 1 величины х ) и запись ее через второй мультиплексор 15, находящийся в 1-м состоянии, во второй буферный регистр 7.

В течение 6-го такта выполняется перемножение величин х, х1 ), поступающих на

1-й и 2-й входы перемножителя 3 из первого

6 и второго 7 буферных регистров, Результат перемножения записывается в седьмой буферный регистр 12.

В течение 7-го такта выполняется суммирование х ) x сумматором 4, для

l=1 чего на 1е1ro 1 -й и -й ходы поступают величины х х; и хс хс через третий и четвертый мультиплексоры 16 и 17, находящиеся в

1-м положении из шестого 11 и седьмого буферных регистров. Результат суммирования записывается в третий буферный регистр 8. Также в 7-м такте происходит л Л запись величины р(х ) в первый буферный регистр 6 через первый мультиплексор .14, переключающийся в этом такте во 2-е состояние, и запись величины ф во второй буферный регистр 7 через второй мультиплексор 15, находящийся во 2-м сс тоянии.

В течением-го такта вычисляется величина Z +y — х х — для чего на 1-й вход сумматора 4 подается величина

; xI ) xI ") из третьего буферного регистра =1

8 через третий мультиплексор 16, переключаемый в 8-м такте в 3-е состояние, а на 2-й вход сумматора 4 поступает входная величина Z<+ 1 через четвертый мультиплексор

17, переключаемый в этом такте во 2-е состояние. Результат суммирования записывается в четвертый буферный регистр 9.

Кроме того, в 8-м такте выполняется умнолГ жение о { Х ), для чего на 1-й и 2-й входы перемножителя 3 подаются соответственно л(11 величины p (x " } и из первого 6 и второго 7 буферных регистров, а результат перемножения записывается в шестой буферный регистр 11, В течение 9-го такта выполняется пересылка величины Z<+t -gx 4 — из четI=1 вертого буферного регистра 9 в восьмой буферный регистр 13.

В течение 10-ro такта вычисляется величина

- xt ) х -. иэ восьмого буферного perul=1 стра 13 через четвертый мультиплексор 17, находящийся в 3-м состоянии. Результат суммирования записывается через второй мультиплексор 15. находящийся в 3-м состоянии, во второй буферный регистр 7. Также

25 в 10-м такте выполняется считывание из

ПЗБ 2 величины К (1) и запись ее через первый мультиплексор 14, находящийся в

3-м состоянии, в первый буферный регистр

6, 30 В 11-м такте выполняется перемножеl Zi ние v< К(1)1+1, для чего на.":-й вход перемножителя 3 из первого буферного регистра

6 поступает величина К(1), а на 2-й вход перемножителя 3 из второго буферного дегистра 1 поступает величина +1. Резуль(Z тат перемножения записывается в седьмой буферный регистр 12.

В 12-м такте выполняется суммировал (Д (З ние xP + K(1) v<+ q, для чего, на 1-й вход сумматора 4 через третий мультиплексор 16, находящийчя во 2-м состоянии, поступает величина х ) из пятого буферного регистра

10, а на 2-й вход сумматора 4 через четвертый мультиплексор 17, находящийся в 1-м состоянии, поступает величина К (1) иэ седьмого буферного регистра 12. Результат суммирования записывается в четвертый буферный регистр 9. Также в 12-м такте выполняется считывание иэ ПЗБ 2 величины К (2) и запись ее через первый мультиплексор

14, находящийся в 3-м состоянии, в первый буферный регистр 6.

В 13-м такте выполняется пересылка вел (з) z личины х ) + К.(1) и + из 4-го буферного регистра 9 е еосьмои бтфериый регистр 13, перемножение К(2) mt -1перемножителем

Z!

3, для чего на его первый вход из первого

1660188 буферного регистра 6 поступает величина К (2), на второй вход иэ второго буферного регистра 7 — величина ю +, а результат пере() множения записывается в седьмой буферный регистр 12. Также в 13-м такте выполняется считывание из ОЗБ 1 величины К и запись (1) ее в пятый буферный регистр 10.

В 14-м такте выполняется вычисление юЪ величины х +1, являющейся выходной величиной, для чего на первый вход сумматора 4 через третий мультиплексор 16, находящийся в 3-м состоянии, из третьего буферного регистра 8 поступает величина а

, х() х(), a на 2-й вход через четвертый

i=1 мультиплексор 17, находящийся в третьем состоянии, величина х ()+ К(1) vt q из вась° (э) (Ф мого буферного регистра 13. Результат суммирования записывается в ОЗБ 1. Также в

14-м такте выполняется считывание иэ ПЗБ

2 величины К(3) и запись ее в первый буферный регистр 6 через первый мультиплексор

14, находящийся в 3-м состоянии.

В 15-м такт(е) выполняется вычисление

121 величины х + 1, для чего на 1-й вход сумматора 4 поступает величина хт + 1 () из пятого буферного регистра 10 через третий мультиплексор 16, находящийся во 2-м положении, а на 2-й вход сумматора 4 поступает величина К (2) из седьмого буферного регистра 12 через четвертый мультиплексор

17, находящийся в 1-м положении, Результат суммирования записывается в ОЗБ 1.

В 16-м такте выполняется перемножение К (3) 4+ < перемножителем 3, для чего

1ф на 1-й вход перемножителя 3 из первого буферного регистра 6 поступает величина К (3), а на 2-й вход перемножителя 3 — величина 4+1 из второго буферного регистра 7, Результат перемножения записывается в седьмой буферный регистр 12. (з)

8 17-м такте вычисляется величина х1+ 1(), для чего на 1-й вход сумматора 4 через третий мультиплексор 16, находящийся во 1-м состоянии, из шестого буферного регистра л/

11 поступает величина gp(xP ), а на второй вход сумматора 4 через четвертый мультиплексор 17, находящийся в 1-м положении, из седьмого буферного регистра 12 поступает величина К (3) щ -1. Результат (Э суммирования записывается в ОЗБ 1, Также в 17-м такте выполняется считывание

ПЗБ 2 величины К (4) и запись ее через первый мультиплексор 14, находящийся в

3-м положении, в первый буферный регистр

В 18-м такте также выполняется перемножение К (4) >4 перемножителем 3, для чего на 1-й вход перемножителя 3 из первого буферного регистра 6 поступает величина

К(4), а на 2-й вход величина г +а из второго (ф буферного регистра 7. Результат перемножения записывается в седьмой буферный регистр 12, Также в 18-м такте выполняется

10 считывание из ОЗБ 1 величины х (и запись л (а1 ее в пятый буферный регистр 10, В 19-м такте вычисляется величина х + q (а1 для чего на 1-й вход сумматора 4 поступает л (а) величина хси через третий мультиплексор

16, находящийся во 2-м состоянии, из пятого буферного регистра 10, а на 2-й вход сумматора 4 поступает величина К (4) ч- 1 (ф) через четвертый мультиплексор 17, находящийся в 1-м состоянии, из седьмого буфер20 ного регистра 12. Результат суммирования записывается в ОЗБ 1, Также в 19-м такте выполняется считывание из ПЗБ 2 К (5) и запись ее в первый буферный регистр 6 через первый мультиплексор 14, находящийся

25 в 3-м состоянии, В 20-м такте выполняется перемноже(

we К (5) й- - перемножителем 3, для чего на 1-й вход перемножителя 3 поступает ве30 личина К (5).из первого буферного регистра

6, а на 2-й вход поступает величина гу+1иэ

Ы второго буферного регистра 7. Результат перемножения записывается в седьмой буферный регистр 12. Также в 20-м такте

35 выполняется считывание из ОЗБ 1 величины (5) х () и запись ее в пятый буферный регистр

10.

В 21-м такте) выполняется вычисление величины х + 1, для чего на 1-й вход сум40 матора 4 поступает величина х через тре(5) тий мультиплексор 16, находящийся во 2-м состоянии, из пятого буферного регистра

10, а на 2-й вход сумматора 4 поступает величина через четвертый мультиплексор

17, находящийся в 1-м состоянии, из седьмого буферного регистра 12, Результат суммирования записывается в ОЗБ 1.

Блок 18 управления (фиг. 2) работает следующим образом, При включении питания узел 23 формирования пуска вырабатывает сигнал Начальная установка", который сбрасывает счетчик 22 и ОЗБ (фиг. 1) в исходное состояние. Счетчик 22 под воздействием импуль55 сов, поступающий с генератора 21, формирует адрес для узла 24 постоянной памяти, в котором записаны микрокоманды управления устройством для каждого такта, 10

1660188

Формула изобретения

Йгя2

Составитель B. Паницкий

Техред М.Моргентал Корректор 0; Ципле

Редактор Е. Копча

Заказ 1856 Тираж 405 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина, 101

Адаптивное устройство компенсации помех в речевом сигнале, содержащем перемножитель, первые и вторые входы которого соединены с выходом соответственно первого и второго буферных регистров, сумматор, выход которого соединен с входами третьего и четвертого буферных регистров, постоянный запоминающий блок и блок управления, первый, второй, третий, четвертый и пятые выходы которого соединены соответственно с управляющими входами первого, второго и третьего буферных регистров, а также адресными входами постоянного запоминающего блока, пятый, шестой, седьмой и восьмой буферные регистры, о тл и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости речевого сигнала путем повышения отношения сиг нал/шум, введены оперативный запоминающий блок, блок вычисления функции, первый, второй, третий и четвертый мультиплексоры, выходы которых соединены соответственно. с информационными входами первого и второго буферных регистров, первыми и вторыми входами сумматора, выход которого соединен с информационным входом оперативного запоминающего блока, первым входом второго мультиплексора и является выходом устройства, входом которого является первый вход четвертого мультиплексора, второй и третий входы которого соединены соответственно с выходами седьмого и восьмого буферных регистров, 5 информационный вход которого соединен с выходом четвертого буферного регистра, э выход оперативного запоминающего блока

1 подключен к первому входу первого мультиплексора, второму входу. второго мульти10 плексора и информационному входу пятого буферного регистра, первый и второй выходы которого подключены к соответствующим входам блока вычисления функции и первому входу третьего мультиплексора, 15 второй и третий входы которого подключены соответственно к выходам третьего и шестого буферных регистров, информационный вход которого объединен с соответствующим входом седьмого буфер20 ного регистра и подключен к выходу перемножителя, причем выход блока вычисления функции подключен к второму входу первого мультиплексора, третий вход которого подключен к выходу постоянного

25 запоминающего блока, а управляющие входы первого, второго, третьего и четвертого мультиплексоров, пятого, шестого, седьмого и восьмого буферных регистров, адресные и управляющие входы оперативного

30 запоминающего блока подключены к соответствующим выходам блока управления.