Устройство для приема двоичных последовательностей сигналов с межсимвольной связью

 

Изобретение относится к приемопередающей технике. Цель изобретения - повышение помехоустойчивости при наличии внеполосных помех. Устройство содержит фильтр 1 нижних частот, блок 2 синхронизации, перемножители 3 и 4, интеграторы 5 и 6, формирователь 7 опорных сигналов, сумматоры 8, 10 и 12, блок 9 нелинейной обработки, блок 11 задержки, управляемые ключи 13, 15 - 19, решающий блок 14, блок 20 управления, АЦП 21 и 22, регистры 23, 24 и 25 сдвига и коммутатор 26. Цель достигается за счет вычисления величины, представляющей собой разность логарифмов апостериорных вероятностей принятых сигналов, по которой затем решающий блок 14 выносит решение о номере принятого сигнала. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

tStls Н 04 L 27/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4612234/09 (22) 01.12,88 (46) 30.06.91. Бюл, ¹ 24 (71) Московский авиационный институт им.

Серго Орджоникидзе (72) П,П. Загнетов и А.Н. Ложкин (53) 621.394.4(088.8) (56) Авторское свидетельство СССР № 1506577, кл, Н 04 27/20, 1987, (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДВОИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ СИГНАSlOB С МЕЖСИМВОЛЬНОЙ CBR3b}0 (57) Изобретение относится к приемопередающей технике. Цель изобретения — повышение помехоустойчивости при наличии

Изобретение относится к технике передачи и приема информации.

Цель изобретения — повышение помехоустойчивости при наличии внеполосных помех.

На фиг. 1 изображена структурная схема предложенного устройства; на .иг, 2— схема блока управления.

Устройство содержит фильтр 1 нижних частот, блок 2 синхронизации, первый и второй перемножители 3, 4, первый и второй интеграторы 5, 6, формирователь 7 опорных сигналов, первый сумматор 8, блок 9 нелинейной обработки, второй сумматор 10, блок 11 задержки, третий сумматор 12, третий управляемый ключ 13, решающий блок

14, четвертый, пятый, шестой, первый, второй управляемые ключи 15 — 19, блок 20 управления, первый и второй аналого-цифровые преобразователи (АЦП)

21, 22, первый, второй, третий регистры 2325 сдвига, коммутатор 26, „„5U „„1660196 А1 внеполосн ых помех. Устройство содержит фильтр 1 нижних частот, блок 2 синхронизации, перемножители 3 и 4, интеграторы 5 и

6. формирователь 7 опорных сигналов, сумматоры 8, 10 и 12, блок 9 нелинейной обработки, блок 11 задсржки, управляемые ключи 13, 15 — 19, решающий блок 14, блок 20 управления, АЦП 21 и 22, регистры

23, 24 и 25 сдвига и коммутатор 26.

Цель достигается за счет вычисления величины, представляющей собой разность логарифмов апостериорчых вероятностей принятых сигналсв, по которой затем реша1 ющий блок 14 выносит решение о номере;, .ринятого сигнала, 2 ил, Блок 20 управления содержит генератор 27 тактовых импульсов, ключи 28, 29, блок ЗС задержки, элемент И 31, счетчик 32.

Устройство работает следующим образом, Входной сигнал устройства у(т) представляет собой аддитивную смесь последовательности из М информационных сигналов Si*(t), (i = 1, 2) длительностью Т, белого гауссового шума n(t) и внеполосной помехи j(t)

М

y(t) =gS; (-kT)+n(t) =4(t). =1

Проходя через фильтр 1 нижних частот, форма передаточной характеристики которого такова, что спектральная глотность мощности шума и помехи равномерна. входной сигнал y(t) преобразуется в сигнал

М у* (t) =, S, (t — kT), k=1 где j = 1, 4; а форма S,(t) определяется как

1660196

SI(t} = ЯЯ)*(t)g(t-x)dx+ SR*(t — Т) g(t — x)jdx, о

I- — 1,2; R-=1,2;

g(t) — импульсная характеристика фильтра, при этом g(t) - 0 при t(0 и t>T;

n (t) — белый гауссов шум.

Опорные сигналы, поступающие с первого и второго выходов формирователя 7 на вторые входы перемножителя 3 представляют собой сумму сигналов на выходе фильтра

1: Яоп1(t) = 81(1)+ 82{1) и So()2{t)= (Яз()+ 84{ ), синхронизированных с помощью блока 2 синхронизации с началом отклика фильтра

1 на входной сигнал y(t).

В первом и втором корреляторах, образованных последовательно соединенными первыми и вторыми перемножителями 3, 4 и интеграторами 5, 6, осуществляется вычисление логарифмов условной вероятности приема сигналов 81(1) + Яг (t) и Яз (t} + Sq (t) соответственно.

Сигналы S (t) при заданных ограничениях на длительность импульсного отклика фильтра 1 g(t) представляют собой простую однородную цель Маркова первого порядка, поэтому для получения апостериорных вероятностей о виде принятого сигнала Я){) необходимо учитывать межсимвольную

М связь в групповом сигнале, SI (t — kT) .

k =-1

Решение о номере принятого сигнала

S *(t) выносится по результату сравнения разности логарифмов апостериорных вероятностей спорогом,,а именно „ (:}

In Р (Я *) — In P(R*) a(k) + a(k) g" p > где a(k) — разность апостериорных вероятностей, вычисленная по предыдущим {М-к) сигналам;

a+ (k) — разность аг(остериорных вероятностей, вычисленная по всем последующим (к+ 1) М сигналам в принимаемой последовательности из М символов.

Величина a(k), равная разности логарифмов апостериорных вероятностей

In P(St"(т)) и ln P(Sz*(t}}, вычисляется на выходе сумматора 10 с помощью следующего рекурентного соотношения;

a(k) - a(k) — In ch fQ>a (k — 1) + b(k) + AE)j— In ch {Q>a (k — 1) + b(k) — ЬЕ)) где Ь Е вЂ” разность энергий сигналов $1(т) и Sz(t); а(к) и Ь(к) — условные вероятности наличия сигналов Sl(t) + S2{t} и S3 (t) + 84 {1} в момент времени кТ, получаемые с выходов

10 интеграторов 5, 6 и преобразованные в цифровую форму с помощью АЦП 21, 22.

Управляемые ключи и коммутатор скоммутированы таким образом, что одновременно с вычислением a(k) осуществляется последовательное запоминание величин а(к), Ь{к)

a(k) в регистрах 23-25. В результате работы устройства в момент времени t = MT в первых ячейках памяти регистров 23-25 будут записаны величины ам-1 (1}, Ьм-2 " (2), а" (1); во вторых — а{М-1), Ь(М-1) и а(М вЂ” 1) и т.д. После момента времени МТ, определяемого с помощью блока 20 управления, осуществляется последовательное вычисление

15 величины а+ (k), равной разности логарифмов апостериорных вероятностей P(S>*} и

In Р(Я2*) и отличающейся от а (k) тем, что вычисляется начиная с последнего принятого М-го си:ала Sj(t} и реализуется в "обрат"-0 ном времени" по формуле а (k) = b(k) In ch fg>a(k — 1)+ n(k)+ hEJjг1 — Ь сЬ 2а(+ 1}+ a(k) — he)), 25 Для вычисления величин a(k} и а". {к) используется блок 19 нелинейной обработки, сумматоры 8, 10, а также блок 11 задержки. При этом при вычислении a" (k) по сигналу с блока 20 управления в момент t = MT

30 коммутатор 26 меняет коммутацию первой и второй контактных групп.

Таким образом, в результате работы устройства в третьем сумматоре вычисляется величина a" (к} + а) (k*}, представляющая

35 собой разность логарифмов апостериорных ьероятностей принятых сигналов S>*(t) и

Sz*(t), которая затем подается на вход реша)о его устройства, выносящего решение о номере принятого сигнала, Формула изобретения

Устройство для приема двоичных последовательностей сигналов с межсимвольной связью, содожащее блок нелинейности обработки, три сумматора, блок задержки, 45 фильтр нижних частот, вход которого является. входом устройства, а выход соединен с входом блока синхронизации и с первыми входами первого и второго перемножителей, выходы которых соединены с сигнальными входами первого и второго инте ра-оров соответственно, вторые входы первого и второго перемножителей соединены соответственно с первым и вторым выходами формирователя опорных сигна55 лов, а третий выход формирования опорных сигналов соединен с входами сброса первого и второго интеграторов, выход блока синхронизации соединен с входом формирователя опорных сигналов, а выход

1660196

Фиг. 1 решающего блока является выходом устройства, о т л и ч а ю щ е е сятем,,что, с целью повышения помехоустойчивости при наличии внеполосных помех, введены шесть уйравляемых ключей, коммутатор, 5 два аналого-цифровых преобразователя, три регистра сдвига и блок управления, и ричем выходы первого и второго интеграторов соединены соответственно через первый и второй управляемые ключи с входами пер- 10 вого и второго аналого-цифровых преобразователей, причем выход первого аналого-цифрового преобразователя связан с первой контактной группой коммутатора и первыми входами первого 15 сумматора, выход второго аналого — цифрового преобразователя соединен с первыми входами второго сумматора и связан с второй контактной группой коммутатора, выход второго сумматора соединен с первыми 20 входами третьего сумматора и первым входом третьего управляемого ключа и через блок задержки соединен с вторыми входами первого сумматора, выходы третьего сумматора соединены с входами решающего бло- 25 ка, выходы первого сумматора соединены с входами блока нелинейной обработки, выходы которого соединены с вторыми входами второго сумматора, причем выходы первого и второго регистров сдвига соответственно соединены с первыми контактными группами четвертого и пятого управляемых ключей, вторые контактные группы которых связаны соответственно с третьими и четвертыми контактными группами коммутатора, входы первого, второго и третьего регистров сдвига соответатвенно соединены с выходами четвертого, пятого и шестого управляемых ключей, а выходы третьего регистра сдвига соединены с входами шестого управляемого ключа, связанного с третьим управляемым ключом, выходы которого соединены с вторыми входами третьего сумматора, вход блока управления соединен с третьим выходом формирователя опорных сигналов, первый выход блока управления соединен с управляющими входами первого, второго, третьего, четвертого, пятого и шестого управляемых ключей и управляющим входом коммутатора, второй выход блока управления соединен с первыми управляющими входами всех регистров сдвига, вторые управляющие входы которых соединены с третьим выходом блока управления, 1660196

Составитель H. Лазарева

Техред М.Моргентал Корректор Т, Палий

Редактор А. Ревин

Производственно.-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 1856 Тираж 394 Подписное

ВНИИПИ Государственного комигета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5