Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике и предназначено для обеспечения микропрограммного управления устройств обработки данных. Целью предлагаемого изобретения является повышение быстродействия. Устройство содержит мультиплексор адреса, регистр микрокоманд, блок памяти микрокоманд, с первого по четвертый элементы И, элемент ИЛИ, первый и второй элементы И-НЕ, элемент НЕ, элемент сложения по модулю 2, регистры команд и адреса, первый и второй счетчики, первый и второй мультиплексоры, T-триггер, с первого по третий D-триггеры, схему сравнения. Новыми в устройстве являются третий и четвертый элементы И, элемент ИЛИ, элемент НЕ, T-триггер, с первого по третий D-триггеры, схема сравнения, схема сложения по модулю 2. Введение дополнительных блоков позволило в одном устройстве микропрограммного управления обеспечить параллельную работу двух микропрограмм разных каналов и оперативный переход на подпрограмму обработки информации приоритетного канала. Это достигается разделением во времени информации, коммутируемой мультиплексором адреса. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (Ц5 < 06 7 9/22, 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 449665 1/24 (22) 21. 10.88 (46) 07.07.91. Бюл. P- 25 (72) В.И.Чернятин, И.R.Ãààýå и С.А.Слесаренко (53) 681.325(088.8) (56) Проектирование цифровых систем Hз. комплектах микропрограммируемых БИС.

M. Радио и связь, 1984, гл . 4.3..

Иик Лж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией. — И.: 11ир, 1984, с. 43. (54) УСТРОЙСТВО ИИКРОПРОГРАЖ1ИОГО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено для обеспечения микропрограммного управления устройств обработки данных. Целью предлагаемого изобретения является повышение быстродействия. Устройство содержит мультиплексор адреса, реИзобретение относится к цифровой вычислительной технике и может найти применение при проектировании микропроцессоров, контроллеров, ЭВ11 и вычислительных систем с микропрограммным управлением и высоким быстродействием, а также предназначено для реализации разнообразных управляющих функций, важнейшими из которых являются: определение последовательности микрокоманд, выбираемых из блока памяти микропрограмм, и анализ сигналов состояния из центрального процессора

„„SU„„1661762 А1 гистр микрокоманд, блок памяти микрокоманд, с первого по четвертый элементы И, элемент ИЛИ, первый и второй элементы И-ИЕ, элемент НК, элемент сложения по модулю 2, регистры команд и адреса, первый и второй счетчики, первый и второй мультиплексоры, Т-триггер, с первого по третий П-триггеры, схему сравнения. Новыми в устройстве являются третий и четвертый .элементы И, элемент ИЛИ, элемент ИЕ, Т-триггер, с первого по третий D-триггеры, схема сравнения, схема сложе— ния по модулю 2. Введение дополнительных блоков позволило в одном устройстве микропрограммного управления обеспечить параллельную работу двух микропрограмм разных каналов и рпера-. тивный переход на подпрограмму обработки информации приоритетного канала. С

Это достигается разделением во времени информации, коммутируемой мультиплексором адреса. 4 ил., 1 табл. или других устройств, работающих н системе для принятия решений о переходах в микропрограмме.

1 ель изобретения — повышение быстродействия устройства (что обеснечивается возможностью одновременного 3выполнения двух микропрограмм, независимых друг от друга).

Иа фиг. 1 представлена функциональная схема устройства; на фиг. 2 — общая диаграю а работы устройства, синхронизируемого "игналами, поступающими от внешнего генератора на вход

166 1762 синхронизации устройства; на фиг. 3— пример реализации первого Аормирователя адреса; на Аиг. 4 — пример реализации блока управления °

Устройство (Аиг. 1) содержит блок

1 памяти микрокоманд, мультиплексор 2 адреса, регистр 3 микрокоманд, Аормирователи 4 — 6 адреса, блок 7 управления, блок 8 синхронизации, блок 9 захвата инициативы.

На фиг. 1 приняты также следующие обозначения: первый вход 10 кода операции, второй вход 11 кода операции, первый вход 12 синхронизации устройства, второй вход 13 синхронизации устройства, вход 14 сброса устройства, вход 15 идентиАикатора внешнего устройства, вход 16 признака чтения устройства, вход 17 признака записи устройства, вход 18 условия устройства, вход 19 управления записи кода операции устройства, вход 20 адреса устройства, выход 21 шины микрокоманды, являющийся инАормационным выходом 25 устройства, выход 22 ответа-признака принятия кода операции, группа 23 соединений между выходом Аормирователя

4 и первым и вторым инАормационными входами мультиплексора 2 и входом блока 9, группа 24 соединений между выходом блока 5 и третьим информационНым входом мультиплексора Z, группа

25 соединений между выходом блока 6 и четвертью входом мультиплексора 2, группа 26 соединений между выходом мультиплексора 2 и входом блока 1, группа 27 соединениймежду выходами блока 1и входамирегистра 3,первый выход 28 записи блока 7, второй выход 29 40 записи блока 7, первый выход 30 счета блока 7, второй выход 31 счета блока 7, выход 32 тактовой частоты положительного потенциала блока 8, выход

33 тактовой частоты нулевого потенци- 4 ала блока 8, прямой выход 34 синхроимпульсов блока 8, инверсный выход 35 синхроимпульсов блока 3, прямой выход

36 сигнала захвата блока 9, инверсный выход 37 сигнала захвата блока 9, вы50 ход 38 выбора ответа блока 9, выходы

39 и 40 признаков типов инструкции регистра 3 ° Кроме того, блок 9 (Аиг.1) содержит три D-триггера 41-43, элемент 44 сложения по модулю ?; два элемента И 45 и 46, элемент ИЛИ 47 и

55 элемент сравнения 48.

Блок 1 представляет собой постоянное запоминающее устройство, в которое, например, методом прожига заносятся необходимые микропрограммы.

Мультиплексор 2 коммутирует. инАормацию с четырех направлений на один выход в зависимости от кода,поступающего на два его управляющих входа.

Регистр 3 представляет собой регистр, инАормация в который записывается по переднему Аронту поступающего на его синхровход синхроимпульса °

Формирователь 4 адреса может быть выполнен в виде регистра адреса, в который под действием сигнала,.поступающего на вход 12 устройства, записывается информация с входа 10 устройства.

Формирователь 5 адреса (фиг. 3) содержит счетчик 49 и мультиплексор 50 на два направления, который коммутирует информацию (с входа 11 устройства или с шины 21 микрокоманд) на входе счетчика в зависимости от типа инструкции (39), поступающеч на адресный вход мультиплексора с шины микрокоманды.

Формирователь 6 адреса может быть представлен в виде счетчика.

В зависимости от выбранной элементной базы Аормирователи 4-6 адреса могут быть выполнены независимо друг от друга, либо в виде единого Аормирователя адреса с той же совокупностью входов/выходов, что и у совокупности формирователей 4-6.

Блок 7 управления устройством (фиг. 4} содержит два элемента И 51 и 52 и два элемента ИЛИ 53 и 54.

Rnox 8 синхронизации устройства представляет собой Аормирователь серии импульсов, необходимых для синхронной работы блоков устройства.

Устройство работает следующим образом, На вход 13 блока 8 поступают синхроимпульсы от внешнего генератора.

На основе этих импульсов в блоке 8

Аормируется серия импульсов на выходах 32 — 35 разной длительности и фазы. Импульсы на выходах 34 и 35 блока 8 находятся в противоАазе один относительно другого и соответствуют частоте поступающих на вход 13 устройства импульсов. Импульсы на выходах

32 и 33 блока 8 Аормируются путем деления на 2 частоты импульсов с входа

13, например на счетном триггере.

62 б приостанон работы Аормирователей адреса 5 и 6, т.е. на время выполнения действия, вызванного микрокомандой по захвату, состояние формирователей 5 и 6 не меняется.

При отсутствии сигнала захвата (выход 36) (его потенциал равен О) на вход блока 1 через мультиплексор 2 поступает адрес с Аормирователя 5 или Аормирователя 6 в зависимости от потенциала сигнала, поступающего с выхода 3? блока 8 (см. таблицу) °

На инАормационные входы Аормирователя 5 поступает инАормация с входа

11 устройства и с выхода регистра 3 шины 2 1. В зависимости от управляющих импульсов, поступающих с блока 7,, формирователь 5 работает, например, в режиме накопителя или счетчика.

В режиме накопителя формирователь 5 запоминает и выдает на мультиплексор

2 инАормацию, которая записывается в него по сигналу записи с выхода 28 блока 7, входа 11 и шины 21 или только с шины ? 1. Это зависит от инструкции, поступающей в формирователь 5 с регистра 3 в виде разряда микрокоманды (выход 39).

В режиме счетчика, например, в формирователе 5 происходит изменение значения адреса на +1 по каждому сигналу счета, поступающему с выхода 30 блока 7.

Работа Аормирователя 5 происходит при потенциале сигнала на выходе 32 блока 8, равном 1 ° Это определяется блоком 7, Аормирующим сигналы записи на выходе 23 и счета на выходе 30.

Работа и режим работы формирователя 6 могут быть аналогичны работе формирователя 5. Только Аормирователь 6 должен работать при потенциале сигнала на выходе 33 блока 8, равном О, что определяет в блоке 7 Аормирование сигналов записи на выходе 29 и счета на выходе 31.

В результате того, что на один из двух управляющих входов мультиплексора 2 заведен тактовый сигнал с выхода

32, а Аормирователи 5 и 6 работают в разных полупериодах .тактов, при отсутствии сигнала захвата на выходе 36 выборки адреса с мультиплексора 2 производится поочередно с формирователя Аормирователя 5 и 6 за один период тактового сигнала (Аиг. 2). Это дает возможность заносить (например, методом прожига) в блок 1 микропро5

16617

Блок 7 Аормирует управляющие сигнаI лы на выходах записи 28 (Зп ) и счета 30 (+1Сч ) для Аормирователя 5 и записи 29 (Зп") и счета 31 (+1Сч ) для Аормирователя 6 в зависимости от сигнала условия, поступающего на вход

18 устройства, типа признака инструкции 40 с шины 21, а также сигналов с выходов 32 — 34 блока 8 и сигнала с. выхода 38 блока 9.

ПнАормация, поступающая с интерфейсной шины на вход 10 устройства и сопровождаемая сигналами, поступающими по входам 12 и 15, записывается в блок 4, с выхода которого поступает на первый и второй инАормационные входы мультиплексора 2 и на информационный вход 23 блока 9, вход 20 которого закоммутирован на тот адрес, который 20 присвоен устройству на интерфейсной магистрали. Если поступившая информация и скоммутированный адрес совпадают, то в блоке 9 Аормируется сигнал захвата (выход 36), который сви- 25 детельствует о наличии информации на входе 10, требующей обработки в приоритетном порядке. Это в устройстве достигается тем, что сигнал с выхода 36 блока 9 заведен на один из управляю- 30 щих входов мультиплексора 2, на второй вход которого завещен тактовый сигнал с выхода 32 блока 8. Кодовая комбинация этих сигналов определяет источник адреса, который выбирается из мультиплексора 2 для текущей микрокоманды, выбираемой из блока 1, что представлено в таблице.

Код адреса на управляющих входах сточник адреса сигнал 36 сигнал. 32

О 0

О I

1 0

1 1

Формирователь 5 45

Формирователь 6

Формирователь 4

Формирователь 4

Из таблицы видно; что при наличии 50 сигнала 36 (его потенциал равен 1) через мультиплексор 2 проходит адрес с формирователя 4 (независимо от потенциала сигнала 32), так как формирователь 4 соединен с двумя инАормационными входами мультиплексора 2, который, поступая на блок 1, вызывает соответствующую интерАейсному каналу мыкрокоманду. На это время происходит

1661 762 граммы двух каналов (при работе в контроллере), которые будут работать одновременно (в одном периоде тактовой частоты, но в разных его фазах), что повышает производительность устройства и быстродействие системы, ф которую входит данное устройство.

Кроме того, данное решение можно

Использовать, занося в блок 1, наряду 1О основной микропрограммой работы, резервную или диагностическую, которые будут работать одновременно с основной.

Иикрокоманды текущего цикла из бло-15 ка 1 записываются по сигналу, поступающему с выхода 35 из блока 8, в регистр 3 и запоминаются в нем до следующего микроцикла.

Микроинструкции текущей микрокоманды определяют в блоке 7 формирование сигналов управления для формирования адреса следующей микрокоманды.

Если во время выполнения текущей микропрограммы с входа 10 устройства 25 поступает информация, в результате которой в блоке 9 формируется сигнал захвата, то, несмотря на текущую микропрограмму, с мультиплексора 2 выбирается адрес, записанный в формирова- 30 теле 4 с входа 11.

При этом работа формирователей 5 и 6 приостанавливается. Это положи-". тельное свойство работы устройства дает возможность для оперативной обра15 ботки информации с интерфейсного канала, чем уменьшает время занятости канала данным устройством, быстрее освобождая его для других устройств.

В блоке 1 (например, методом прожига) записаны микропрограммы работы устройства.

Формат микрокоманды зависит от области применения устройства. Обязательными полями в микрокоманде должны быть те, которые необходимы дя работы самого устройства. В данном случае — это поле адреса для формирователей 5 и б, поле инструкции 39 и 40. При этом поле адреса и операционные поля могут быть совмещены.

Таким образом, устройство обеспечивает параллельное выполнение двух различных микропрограмм (для двух каналов, или основной и резервной, или основной и диагностической); опера55 тивный переход к микрокоманде обработки информации интерфейсного канала, с которым работает устройство, выбор источника (формирователя) адреса, н»-зависимо от инструкции предыдущей мик рокоманды, что упрощает микропрограммирование.

Формула изобретения

Устройство микропрограммного управления, содержащее блок памяти микрокоманд, мультиплексор адреса, регистр микрокоманд, три формирователя адреса, блок управления, причем первый вход кода операции устройства соединен с информационным входом первого формирователя адреса, выход которого соединен с первым и вторым информационными входами мультиплексора адреса, выход которого соединен с входом младших разрядов адреса блока памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманц, выход поля микрокоманд которого является информацион— ным выходом устройства, выход поля младших разрядов регистра микрокоманд соединен с первым информационным входом второго формирователя адреса и информационным входом третьего формирователя адреса, выходы которых соединены соответственно с третьим и четвертым информационными входами мультиплексора адреса, первый выход признака типа инструкции регистра микрокоманд соединен с управляющим входом второго формирователя адреса, второй вход кода операции устройства соединен с вторым информационным входом второго формирователя адреса, первый вход синхронизации устройства соединен с входом синхронизации первого формирователя адреса, а вход идентификатора внешнего устройства соединен с входом младшего информационного разряда первого формирователя адреса, вход сброса устройства соединен с входами установки в "О" второго и третьего формирователей адреса, второй выход признака типа инструкции регистра микрокоманд соединен с первым входом блока управления, вход условия устройства соединен с вторым входом блока управления, первый и второй выходы которого соединены соответственно с входами записи второго и третьего формирователей адреса, а третий и четвертый выходы блока управления соединены соответственно со счетными входами второго и третьего формирователей

1661762

10 адреса, отличающееся.тем, что, с целью повышения быстродействия, введены блок синхронизации и блок захвата инициативы, который содержит элемент сравнения, три Л-триггера,, 5 первый и второй элементы И, элемент

ИЛИ и элемент сложения по модулю 2, причем второй вход синхронизации устройства соединен с первым входом бло10 ка синхронизации, первый выход которого соединен с первым входом первого элемента И и с третьим входом блока управления, второй выход блока синхронизации соединен с входами синхро- 15 низации регистра микрокоманд и второго Э-триггера, третий выход блока синхронизации соединен с четвертым входом блока управления, с первым разрядом управляющего входа мультиплексора

20 адреса, первым входом элемента сложе.ния по модулю 2, выход которого соединен с D-входом первого D-триггера, прямой выход которого соединен с вторым разрядом управляющего входа муль- 25 тинлексора адреса и с D-входом второго D-. òðèããåðà, инверсный выход которого соединен с входом установки ъ "0" первого D-триггера, с С-входом третьего D-триггера и пятым входом блока управления, четвертый выход блока синхронизации соединен с шестым B7o-дом блока управления и с входом первого старшего разряда блока памяти мнкрокоманд, вход второго старшего разряда которого соединен с инверсным выходом первого П-триггера, входы признаков чтения и записи кода операции устройства соединены соответственно с первым и вторым входами элемента

ИЛИ, выход которого соединен с первым входом. второго элемента И и входом установки в "0" третьего D-триггера, прямой выход которого является признаком принятия кода операции устройства, шина единичного потенциала подключена к D-входу третьего D-триггера, инверс- ный выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента И, выход которого соединен с входом синхронизации первого D-триггера, вход управления записью кода операции устройства соединен с вторым входом элемента сложения по модулю 2, вход адреса устройства соединен с перBhlN входом схемы сравнения, выход первого формирователя адреса соединен с вторым входом схемы сравнения, выход которой соединен с третьим входом второго элемента И. °

1661762

Вы

Вых

Выд

8bhl

8bIX

8 (х (михроиомаид ц адресои ЙокоВ Ф56) 4

0 юг («v ) /Ю Ю

Ися) ннетю,) Редактор С.Лыкова

Заказ 2125 Тираж Подписное

ВИ4ИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

knx сА7р

Ю, дь (wc

Ул

Ф

t (! ! ! !

Составитель А.Сошкин

Техред 4бр3 Корректор Н.Ревская

Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано при построении многопроцессорных систем с общей памятью

Изобретение относится к вычислительной технике и может быть использовано в управляющей системе для индивидуального и синхронного группового управления различными устройствами

Изобретение относится к вычислительной технике и может найти применение в многомашинных и многопроцессорных вычислительных системах для децентрализованного арбитража запросов на захват общей магистрали

Изобретение относится к вычислительной технике и может быть использовано в многоканальных системах с приоритетным обслуживанием абонеН тов

Изобретение относится к вычислительной технике и может быть использовано при автоматизации выбора очередной программы из информационносвязанного набора программ, описываемого графом без циклов.Целью изобретения является повышение надежности за счет снижения аппаратных затрат

Изобретение относится к вычислительной технике, в частности к устройствам для управления очередностью обслуживания, может быть использовано при построении различных устройств автоматики и информационно-измерительной техники и является дополнительным к авт.св

Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано в распределенных системах обработки информации для подключения отдельных абонентов к общему вычислительному ресурсу

Изобретение относится к области вычислительной техники и может быть применено в многонашинных и многопроцессорных вычислительных системах, использзпощих для обмена данными общую магистраль

Изобретение относится к специализированным средствам вычислительной техники, предназначено для моделировдния процесса обслуживания одним прибором любого числа потоков заявок с различными приоритетами и может быть использовано в устройст- ; вах, моделирующих работу систем массового обслуживания

Изобретение относится к вычислительной технике и может быть использовано при проектировании средств управления многопроцессорных вычислительных систем

Изобретение относится к цифровой вычислительной технике, в частности к микропрограммным устройствам управления , и может быть использовано в вычислительных системах, устройствах связи, контрольно-измерительных приборах , системах управления внешними устройствами и в процессорах специального назначения

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении микропрограммных устройств управления распределенных цифровых систем, проектируемых на однотипных БИС и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах телеуправления и передачи цифровой информации, иелью изобретения является повышение достоверности дешифратора

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительнон технике и может быть использовано для управления специализированным устройством, работающим в реапыюм масштабе времени, или в качестве контроллера ACV технологическими процессами, обеспечивающего управление по сигналам от датчиков в штатном и аварийном режимах

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в качестве управляющей подсистемы в многоуровневых системах управления сбора и обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммньм управлением

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности
Наверх