Устройство для сдвига

 

Изобретение относится к вычислительной технике и предназначено для выполнения кольцевого сдвига на частях формата операнда. Целью изобретения является повышение технологичности за счет регулярности структуры. Устройство содержит матрицу коммутаторов, с первого по третий дешифраторы, первый и второй элементы ИЛИ, с первого по третий элементы запрета, с первого по третий элементы И со связями. 6 ил., 9 табл.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4689493/24 (22) 12.05.89 (46) 23.07,91. Бюл. 3Ф 27 (72) М.С. Белков, Е.А. Братальский и Л.И. Лушпин (53) 681.33(088.8) (56) Авторское свидетельство СССР

М 1187160, кл. G 06 F 7/38, 1984, Авторское свидетельство СССР

В 1164695, кл. G 06 F 7/38, 1983. (54) УСТРОЙСТВО ДЛЯ СДВИГА

Изобретение относится к автоматике и вычислительной технике и может быть использовано для выполнения кольцевого сдвига на частях формата операнда.

Целью изобретения является повышение технологичности эа счет регулярности структуры.

На фиг, 1 представлена схема устройства для сдвига; на фиг. 2 и 3 — примеры реализации коммутатора; на фиг. 4-6 — примеры реализации с первого по третий дешифраторов соответственно.

Устройство (фиг. 1) содержит матрицу коммутаторов 111-146, с первого по третий дешифраторы 2 — 4 соответственно, первый и второй элементы ИЛИ 51 и 52, с первого по третий элементы 61 — 6з запрета, входы

71-716 разрядов информационного входа устройства, выходы 81 — 816 разрядов выхода устройства, входы 9i-94 разрядов входа кода сдвига устройства, вход 10 признака формата сдвига устройства, выход 11 первого элемента ИЛИ 51, выход 12 второго элемента ИЛИ 52, выходы 131-1316 коммутаторов

111-116 первой строки матрицы соответственно о, выходы 14 — 1416 коммутаторов

„„5U „„1665366 А1 (57) Изобретение относится к вычислительной технике и предназначено для выполнения кольцевого сдвига на частях формата операнда. Целью изобретения является повышение технологичности за счет регулярности структуры, Устройство содержит матрицу коммутаторов, с первого по третий дешифраторы, первый и второй элемент

ИЛИ, с первого по третий элементы запрета, с первого по третий элементы И со связями, 6 ил„9 табл.

121 126 второй строки матрицы соответственно, выходы 151-1516 коммутаторов

1з -1з6 третьей строки матрицы соответственно, выходы 16 -166 первого дешифратора 2, выходы 17>-174 второго дешифратора

3, выходы 18> — 182 третьего дешифратора 4, с первого по третий элементы И 19>-19з соответственно.

Коммутаторы 1 (фиг. 2 и 3) содержат мультиплексоры 201 и 202 и элементы ИИЛИ 211 и 212, Первый дешифратор 2 (фиг, 4) содержит с первого по шестой мультиплексоры

221-226.

Второй дешифратор 3 (фиг. 5) содержит с первого по четвертый мультиплексоры

23 †2.

Третий дешифратор 4 (фиг. 6) содержит первый и второй мультиплексоры 24> и 242.

Принцип построения устройства заключается в следующем. Операция кольцевого сдвига на массиве иэ П элементов разбивается по строкам матрицы на N (N = togs П) более простых операций обмена, а именно — в 1-й, 2-й, ..., N-й строке матрицы производится формирование подмассивов, 1665366 сдвинутых по кольцу, форматом 2, 4, ..., П элементов путем обмена группами плотно расположенных элементов в парах соседних подмассивов меньшего формата, Эти группы элементов берутся от левого края до позиции, определяемой кодом сдвига, причем вторые группы элементов остаются на ,своих местах без изменений, либо, наобо рот, в зависимости от кода сдвига обмен производится вторыми группами элементов, а первые группы остаются без изменения, Дешифраторы 2 — 4 осуществляют дешифрацию согласно табл. 1 — 3 соответственно, где обозначено: А, В, С вЂ” входы разрядов информационного входа дешифраторов; Л,, П, à — входы разрядов входа задания режи ма дешифраторов (Л вЂ” распределение еди( ницы влево; П вЂ” распределение единицы вправо; à — граница), Устройство (фиг. 1) работает следую) щим образом.

- В начале работы на входы 71-716 поступает исходная информацИя, на входы

9i-94 — код сдвига, на вход 10 — признак формата сдвига, На выходах элементов

ИЛИ 51 и R выдаются сигналы, определяющие формат сдвига (табл. 4).

На выходах элементов 61-6з запрета и элементов И 19> — 19з формируются сигналы управления дешифраторами 2-4. Сигналы на выходах дешифраторов 2-4 выдаются в соответствии с табл, 5 — 7.

Коммутаторы 14> — 14в четвертой строки матрицы управляются непосредственно четрертым (младшим) разрядом кода сдвига с входа 94.

Пример 1. Кольцевой сдвиг на 13 разрядов форматом 16. Входы 91-94 " 1101; вход 10- 1; выходы 51, 52- 1,1; элементы 61, 191 = 0,1; элементы 62, 192 = 0,1; элементы

6з, 19з-1,0.

Выходы дешифратора 2 — 161 — 16в = 0000

0111; выходы дешифратора 3 — 17>-174 =

-0111; выходы дешифратора 4 — 181, 182 =

1,1; вход 94 1.

Работа матрицы коммутаторов расписана в табл. 8.

Пример 2, Кольцевой сдвиг на 5 разрядов форматом 2 х 8, Входы 91-94- 1101; вход 10- 0; выходы 51, 5z - 0,1; элементы 61, 19> = 0,0; элементы 6г, 19 - 0,1; элементы 6з, 19з - 1,0.

Выходы дешифратора 2 — 16>-16в = 0000

0000; выходы дешифратора 3 — 17> — 174 =

-0111; выходы дешифратора 4 — 18>, 18г-1,Î; вход 94 1.

Работа матрицы коммутаторов расписана в табл. 9.

Следует отметить, что предлагаемое устройство для сдвига требует для реализации цепей управления существенно меньших анпаратурных затрат, чем известное, Формула изобретения

Устройство для сдвига, содержащее матрицу коммутаторов, с первого по третий элементы запрета, с первого по третий элементы И, первый и второй элементы ИЛИ, причем вход К-го разряда (К = 1-3) входа кода сдвига устройства соединен с управляющим входом К-ro элемента запрета и с первым входом К-го элемента И, первый и второй информационные входы коммутатора M-го столбца (M = 1 — 8) первой строки матрицы соединены соответственно с входами M-го и (M+8)-го разрядов информационного входа устройства, первый и второй выходы коммутатора М-ro столбца четвертой строки матрицы являются соответственно выходами (2М вЂ” 1)-го и 2М-го разрядов выхода устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения технологичности за счет регулярности структуры, оно содержит с первого по третий дешифраторы, причем вход первого разряда входа кода сдвига устройства соединен с первым входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, с информационным входом второго элемента запрета и с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И и с информационным входом третьего элемента запрета, вход признака формата сдвига устройства соединен с вторым входом первого элемента ИЛИ, с вторым входом первого элемента И и с информационным входом первого элемента запрета, вход второго разряда входа кода сдвига устройства соединен с вторым входом второго элемента

ИЛИ, вход четвертого разряда входа кода сдвига устройства соединен с управляющими входами коммутаторов четвертой строки матрицы, с информационным входом третьего дешифратора, с входами первых разрядов информационных входов первого и второго дешифраторов, вход третьего разряда входа кода сдвига устройства соединен с входами вторых разрядов информационных входов первого и второго дешифраторов, вход второго разряда входа кода сдвига устройства соединен с входом третьего разряда информационного входа первого дешифратора, выход К-ro элемента запрета соединен с входом первого разряда входа задания режима К-го дешифратора. выход К-го элемента И соединен с обьединенными входами второго и третьего разря1665366

Таблица 1

Таблица 2

Таблица 3 дов входа задания режима К-rn дешифратора, M-й выход первого дешифратора соединен с управляющим входом коммутатора

M-ro столбца первой строки матрицы, P-й (P = 1-4) выход второго дешифратора соединен с управляющими входами коммутаторов Р-го и (Р + 4)-ro столбцов второй строки матрицы, первый и второй выходы третьего дешифраторы соединены соответственно с управлящими входами коммутаторов нечетных и четных столбцов третьей строки матрицы, первый и второй выходы коммутатора

P-го столбца первой строки матрицы соединены соответственно с первыми информационными входами коммутаторов Р-го и (4+

Р)-го столбцов второй строки матрицы, первый и второй выходы коммутатора (4+ Р)-го столбца первой строки матрицы соединены соответственно с вторыми информационными входами коммутаторов Р-ro и(4+ Р)-го столбцов второй строки матрицы, первый. и второй выходы коммутатора В-го (В = 1, 2, 5, 6) столбца второй строки матрицы соединены соответственно с первыми информационными входами KOMNt}fTBTopoa В-Го и (В +

5 2)-го столбцов третьей строки матрицы, первый и второй выходы коммутатора (В + 2}-го столбца второй строки матрицы соединены соответственно с вторыми информационными входами коммутаторов В-го и (В + 2)-го

10 столбцов третьей строки матрицы, первый и второй вйходы коммутатора (2Р— 1)-го столбца третьей строки матрицы соединены соответственно с первыми информационными входами коммутаторов (2Р— 1)-го и 2Р-го

15 столбцов четвертой строки матрицы, первый и второй выходы коммутатора 2Р-го столбца третьей строки матрицы соединены соответственно с вторыми информационными входами коммутаторов (2Р— 1)-го и 2Р-ro

20 столбцов четвертой строки матрицы.

1665366

Таблица 4

Примечание. Х вЂ” произвольное состояние.

Вход 10-1

Таблица 5 Выходы 10 0 .91-94 = xxxx. выходы 161 — 16а = 0000 0000.

Таблица 6

Входы 10; 9> =х, 1

Выходы 10; 91= х, 0; Входы 92 — 9 = ххх, выходы 171-74- 0000, 1665366

Входы 10; 91, 92 = х, х, 1

Таблица 7

Входы 10, 91, 92 - х, х,0, входы 9з, 94 - х, х, выходы 181, 18 =0,0 °

Таблица 8

Таблица 9 ех. 71-716

Вых. 131 — 1316

Вых. 141 — 1416

Вых. 151 — 1516

Вых. 81 — 816

Вх. 71 716

Вых. 131 — 1316

Вых. 141 — 14ы

Вых. 151 — 1516

Вых. 81 — 816

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

1 2 3 4 5 14 15 16 9 10 11 12 13 6 7 8

1 14 15 16 5 2 3 4 9 6 7 8 13 10 11 12

15 14 1 16 3 2 5 4 7 6 9 8 1 1 10 13 12

14 15 16 1 2 3 4 5 6 7 8 9 10 1 1 12 13

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

1 6 7 8 5 2 3 4 9 14 15 16 13 10 11 12

7 6 1 8 3 2 5 4 15 14 9 16 11 10. 13 12

6 7 8 1 2 3 4 5 14 15 16 9 10 11 12 13

166536б

1665366

Составитель А. Клюев

Техред М,Моргентал Корректор 0. Ципле

Редактор С. Пекарь

Заказ 2392 Тираж 399 Подписное

ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Проиэводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

Устройство для сдвига Устройство для сдвига Устройство для сдвига Устройство для сдвига Устройство для сдвига Устройство для сдвига Устройство для сдвига 

 

Похожие патенты:

Изобретение относится к области кодирования и декодирования контента, в частности к извлечению данных из буфера и загрузки их в буфер

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности

Изобретение относится к вычислительной технике и может быть применено в высокопроизводительных системах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах универсальных и специализированных ЭВМ

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел. Техническим результатом является повышение быстродействия за счет параллельно-конвейерного нахождения максимального порядка с помощью анализа разрядных срезов операндов, а затем вычисления разностей максимального порядка и остальных порядков m двоичных чисел. Устройство содержит блок нахождения максимального порядка, состоящий из m-входового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и m ячеек, каждая из которых включает элементы И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные триггеры, и блок вычитания, состоящий из m ячеек, каждая из которых включает элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, элемент НЕ, информационные триггеры. 5 ил.

Изобретение относится к области вычислительной техники, а именно к области высокоскоростных последовательных интерфейсов передачи данных, использующих для синхронизации работы приемника и передатчика стартовые символы. Техническим результатом является снижение энергопотребления и повышение производительности. Устройство содержит сдвиговый регистр, десериалайзер, регистр стартового символа, блоки сравнения, регистр величины сдвига, мультиплексор, логический элемент ИЛИ, блок обработки данных. 2 н.п. ф-лы, 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в процессорах обработки сигналов и процессорах общего назначения, устройствах кодирования и декодирования данных, устройствах криптографии. Технический результат - увеличение быстродействия, обеспечение возможности задания величины логических сдвигов в диапазоне от 0 до N разрядов и более N разрядов. Устройство сдвига содержит двунаправленную матрицу сдвига размерностью NxM, где M=log2N, из М каскадов элементов 2И-2И-2И-3ИЛИ и 2И-2И-2ИЛИ, блок модификации количества сдвигов, содержащий группу из (М-2) элементов ИЛИ, первую группу из (М-1) элементов И и группу из (М-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок управления направлением сдвига, содержащий вторую группу из (М-1) элементов И, группу из (М-1) элементов И с входом запрета, группу из (М-1) элементов НЕ и третью группу из (М-1) элементов И, блок формирования флага нулевого результата, содержащий первый, второй и третий элементы И с входом запрета, первый и второй элементы ИЛИ и элемент И-НЕ, четыре управляющих входа задания направления и вида сдвига. 1 ил., 3 табл.
Наверх