Цифровой нерекурсивный фильтр

 

Изобретение относится к радиотехнике, в частности к цифровой обработке радио-, гидрои звуколокационных сигналов, и может быть применено для фильтрации в реальном масштабе времени сигналов, представленных в цифровом коде. Цель изобретения - повышение быстродействия. Цель достигается за счет формирования матрицы частичных произведений и последующего ее преобразования совместно с результатами предыдущих вычислений в двухстрочный код на каждом тактовом интервале. Для чего в цифровой нерекурсивный фильтр, содержащий коммутатор 1, регистр 2 сдвига, накапливающий сумматор 3, сумматор 9, блок памяти 4 прирощений коэффициентов и синхрогенератор 10, введен блок элементов И 5, формирующий матрицу частичных произведений, преобразователь 6 кода, обеспечивающий преобразование многострочного кода в двухстрочный, первый и второй блоки 7 и 8 регистров, фиксирующие двухстрочный код результата фильтрации. 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (и)ю Н 03 Н 17/06

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

PPFKN33A8 юг. 7.

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4730097/09 (22) 14.08.89 (46) 23.07;91. Бюл. № 27 (72) П. А. Брандис и П. В. Тухто (53) 681.32(088.8) (56) Авторское свидетельство СССР

¹ 994422224477, кл. Н 03 Н 17/06, 1980. (54) ЦИФРОВОЙ НЕРЕКУРСИВНЫЙ

ФИЛЬТР (57) Изобретение относится к радиотехнике, в частности к цифровой обработке радио-, гидро- и звуколокационных сигналов, и может быть применено для фильтрации в реальном масштабе времени сигналов, представленных в цифровом коде. Цель изобретения — повышение быстродействия.

„„ А2 ÄÄ 1665502 А1

Цель достигается эа счет формирования матрицы частичных произведений и последующего ее преобразования совместно с результатами предыдущих вычислений в двухстрочный код на каждом тактовом интервале. Для чего в цифровой нерекурсивный фильтр, содержащий коммутатор I, регистр 2 сдвига, накапливающий сумматор

3, сумматор 9, блок памяти 4 прирощений коэффициентов и синхрогенератор 10, введен блок элементов И 5, формирующий матрицу частичных произведений, преобразователь 6 кода, обеспечивающий преобразование многострочного кода в двухстрочный первый и второй блоки 7 и 8 регистров, фиксирующие двухстрочный код результата фильтрации. 7 ил.

1665502

Изобретение относится к радиотехнике и может быть использовано для фильтрации

Сигналов, представленных цифровыми кодами.

Цель изобретения — повышение быст- 5 родействия.

На фиг. 1 представлена электрическая гтруктурная схема цифрового нерекурсив oro фильтра; на фиг. 2 — то же, преобразоателя кода; на фиг,3 — тоже, преобразователя 10 кода для частного случая разрядности входных данных и приращений коэффициентов равной четырем; на фиг. 4 — 6 — диаграммы, поясняю ие работу преобразователя кода; на фиг, 7 (а,, в, r, д., е„ж, з„и) — временные диаграммы, 15 г1оясняющие работу цифрового нерекурсивного фильтра.

Цифровой нерекурсивный фильтр (фиг. 1) одержит коммутатор 1, регистр 2 сдвига, наапливающий сумматор 3, блок 4 памяти 20

1 риращений коэффициентов, блок 5 элементов И, преобразователь 6 кода, первый лак 7 регистров, второй блок 8 регистров, Сумматор 9, синхрогенератор 10, выход 101

Коммутации, первый управляющий выход 25

10р, второй управляющий выход 10з, третий установочный выход 104, третий управляющий выход 105, четвертый управляющий выКод 10r>, первый установочный выход 107, г1ятыЙ ynp BJI Io èé выход 10в и sTopo14 ус- 30 тановочный выход 10а синхрогенератора

10. Преобразователь 6 кода (фиг. 2 и 3) содержит слои 11 сумматоров, блоки 12 сумматоров, трехвходовые одноразрядные сумматоры 13. 35

Устройство работает следующим образом.

Выходная дискрета сигнала y(n) на и-м такте оаботы фильтра определяется в соответствии с алгоритмом 40

К вЂ” 1

y(n)= », а {k) Х(п-k)(1)

К=О где а(к) — к-й весовой коэффициент; x(n-k)— (n-Ц-я дискрета входного сигнала, Вычисление y(n) организуется через приращения весовых коэффициентов {приращения коэффициентов), под которыми понимается величина ах+1=а(к+1) — а(к), Это п озволяет преобразовать выражение (1) к виду у(п)=Л аи 1x(n (N-1))+ Лаи(х(п-(Й вЂ” 1)j+x(n-(й — 1)+1))+ Л аи+1, х(п — (М вЂ” 1)) + x((n — (N--1)

И вЂ” 1 И вЂ” 1

+ 1)+x(n — (N-1) +2))+...+ а1 x(n k)+ ao, »

К=1 к=о х(п-k). (2)

Перед приемом очередной дискреты сигнала предыдущие N дискреты записаны в регистр 2 сдвига. Под действием импульса на втором установочном выходе 10 (фиг. 7, а) второй блок 8 регистров обнуляется, Спу-, стя время t 1, равное времени обнуления второго .блока 8 регистров, импульсом на пятом управляющем выходе 10з (фиг. 7, б) разрешается запись во второй блок 8 регистров результата предыдущего цикла фильтрации из первого блока 7 регистров.

Одновременно с обнулением второго блока 8 регистров под действием тактирующего импульса на выходе 101 коммутации (фиг, 7, в) очередная дискрета х(п+1) входного сигнала через коммутатор 1 поступает на регистр 2 сдвига, Эта дискрета записывается в первый элемент памяти регистра 2 сдвига, а предыдущая информация в нем под действием импульса сдвига первого управляющего выхода 102 (фиг. 7, r), совпадающего по времени с импульсом на выходе

101 коммутации, передвигается на один элемент памяти вправо. Последнее число при этом теряется, так как первый вход коммутатора 1 при наличии тактирующего импульса на выходе 101 коммутации закрыт, Это последнее число поступает на вход накапливающего сумматора 3, где складывается с его содержимым и под действием импульса с второго управляющего выхода

10з (фиг, 7, д), задержанного относительно импульса с первого управляющего выхода

102 на время rz, равное времени срабатывания комбинационной части накапливающего сумматора 3, запишется в его память, Под действием импульса с третьего установочного выхода 104 (фиг. 7, а) задер>канного относительно импульса с выхода 101 коммутации на время т4 = г + тз, где т з— время записи информации в память накапливающего сумматора 3, последний обнуляется, а под действием импульса с второго установочного выхода 10>, задержанного относительно импульса с выхода 101 коммутации на время т 4 обнуляется первый блок

7 регистров, Под действием первого импульса с третьего управляющего выхода 10в с выхода блока 4 памяти приращений коэффициентов на второй вход блока 5 элементов И поступает код приращения весового коэффициента, соответствующий последний входной дискрете, но так как время задержки этого импульса относительно импульса на первом управляющем выходе 10 больше t 4, то на первый вход блока 5 элементов И поступает код нуля, что исключает влияние данной ситуации на правильность результата фильтрации, На этом заканчивается процесс подготовки к очередному циклу фильтраЦИИ.

1665502

Таким образом, момент обнуления накапливающего сумматора 3 и первого блока

7 регистров является моментам готовности цифрового нерекурсивного фильтра к очередно иу циклу <рильтрацки. 5

Процесс очередного цикла фильтрации начинается с момента появления на первом управляющем входе 10 первого импульса сдвига, несавпадающего па времени с тактирующим импульсом на выходе 101 комму- 10 та ии (фиг. 7 в и г,, Пад его воздействием х(п+1 — N) дискрета, находящаяся в правом элементе памя-.и регистра 2 сдвига, поступает в обнуленный накапливающий сумматор 3 и образует первую частичную сумму. 15

Одновременно эта ><е дискрета через первый вход коммутатора 1l. который открыт на время отсутствия тактируюп,его импульса, поступает в освободившийся пад воздействием сдвигающего импульса первый левый 20 элемент памяти регистра 2 сдвига, Спустя время хб > хг + r, пад действием импульса на третьем управляющем выходе 10б из блока 4 памяти приращений весовых коэффициентов на второй вход блока 5 элемен- 25 тав И пас гупает кад приращения весового коэффициента, соответствующий первой частичной сумме. Таким образом, обеспечи"-.ается одновременное поступление на блок 5 элементов И первой частичной 30 суммы с выхода накапливающего сумматора 3 и соответствующего ей приращения весового:коэффициента h,ач-. с выхода блока 4 ilBiilRTN приращений BBcoBblx коэффициентов, Б результате на выходе блока 5 35 элементаз И сформирован многострочный код (матрица часгичных произведений), соответствующий первому слагаемому в ы ражен ия (2). Вид такого многострочного када представлен на фиг. 4 для разрядности 40 даннь,х и приращений коэффициентов равной четыр=-м (на фиг, 4-6 сверху цифрами обоз:-1ачень: номера разрядов). Пр| этом блок 4 памяти приращений коэффициентов обеспечивает выдачу кода на второй вход 45 блока 5 элементов И в течение времени

Хбп = n + Йй + ХВУ1 где и — время срабатывания блока 5 элементов И; х „„ — время, в течение которого преоб- 50 разаватель 6 кода преобразует многострочный кад в двухстрочный;

Хг<д — время записи информации в первый блок 7 регистров.

Многострочный <ад, соответствующий первому частичному произведению, с выхода блока 5 элементов И поступает на вход преобразователя 6 кода и за два такта его работы преобразуется в двухстрочный код (фиг. 4), На фиг. 4 и далее рамками обозначены числа, поступающие на вход одного трехвхадового одноразрядного сумматора

13. Трехвхадовые одноразрядные сумматоры 13, работающие в один и тат же момент времени, обьединяются в один слой сумматоров ",2, Номера тактов работы преобразователя 6 кода обозначены цифрами на фиг.

4 — 6 слева.

Полученный таким образом двухстрочный код, записывается в первый блок 7 регистров, на вход приема которого воздействует импульс с четвертого управляющего выхода

10б (фи;. 7, v), задержанный относительно сдвигэющего импульса (фиг, 7, г) на время б = Х2 + ХЗ + Хп + Ink на этом заканчивается первый цикл сдвига.

Отличительной особенностью второго и последующих циклов сдвига, начинающихся в момен — û появления очередных сдвигающих импульсов (фиг, 7, г) в пределах одного периода следования тактовых импульсов (фиг. 7, в), является то, что на вход преобразователя 6 кода одновременно с очередной матрицей частичных произведений поступает с выхода первого блока 7 регистров результат обработки не предыдущих циклах сдвига, представленный в виде двухстрочной кодовой матрицы (фиг, 5 и 6), что и обеспечивает реализацию алгоритма фильтрации в соответствии с выражением (2). На фиг, 3 и 4 штриховой линией обведены двухстрочные коды, являющиеся результатами первого и второго ци.<лов сдвига соответственно и образующие совместно с матрицами частичных произведений входную информацию для преобразователя 6 кода на втором и третьем циклах соответственно.

Так как на первом цикле сдвига результат преобразования кода формируется за два такта, а на последующих циклах сдвига за три такта, то с целью упрощения синхронизации работы устройства используется три рабочих такта преобразователя 6 кода на всех циклах сдвига.

Поскольку выходные шины блока 5 элементов И и первого блока 7 регистров объединены в общую входную шину преобразователя 6 кода, то конкретное указание к входам таких трехвходовых одноразрядных сумматоров,3 подключены выходы указанных блоков значения не имеет. Важно, чтобы одинаковые разряды выходных кодов обоих блоков были подключены к трехвходовым бдноразрядным сумматорам 13 одного блока сумматоров 12, Зта проиллюстрировано на фиг. 3, где изображен преобразователь 6 кода применительно к разрядности входных чисел и приращений коэффициен10 тов m=4, Преобразователь кода в этом случае содержит три слоя сумматоров 11, и ричем количество сумматоров по слоям составляет соответственно 9, 7 и 6. В верхней части фиг. 3 точками представлен многострочный код, являющийся результатом перемножения текущей частичной суммы и соответствующего приращения весовых коэффициентов для m=4, поступающий из блока 5 элементов И. В левой части фиг, 3 точками представлен многострочный код, являющийся результатом первого цикла сдвига и храня, щийся в первом блоке 7 регистров. При этом

, блоки 12 сумматоров первого слоя суммато, ров 11 содержат по одному сумматору в 1, 2,3, 6 и 7 разрядах. Блоки 12 сумматоров для, 4 и 5 разрядов состоят из двух трехвходовых одноразрядных сумматоров 13 каждый, так как общее число цифр в указанных разрядах обоих кодов равно шести.

В нижней части фиг. 3 точками обозначен двухстрочный код результата преобразования после второго цикла сдвига, который записывается в первый блок 7 регистров под воздействием на его вход приема импульса с четвертого управляющего выхода 106 (фиг. 7, и). Цифрами в верхней, левой и нижней частях фиг. 3 рядом с точками, обозначающими кодь|, указаны номера разрядов этих кодов.

Таким образом, в результате N циклов сдвига в первом блоке 7 регистров записан двухстрочный код результата фильтрации, в регистре 2 сдвига установится исходное состояние информации. Формирование двухстрочного кода результата осуществляется под воздействием импульсов, поступающих с первого 10, второго 10з, третьего 105 и четвертого 10в управляющих выходов (фиг.

7, г, д. э, и), следующих с тактом t

С приходом N-го по счету импульса сдвига в пределах такта Т начинается процесс подготовки устройства к очередному циклу фильтрации, В этот момент в устройство поступают управляющие импульсы с второго установочного выхода 10g и выхода

101 коммутации, а спустя время г 1 и ц =тг+тз — управляющие импульсы с пятого 10ь и третьего 10з управляющих выходов и с первого установочного выхода 107.

Собственно цикл фильтрации начинается с приходом следующего (не совпадающего с тактирующим импульсом) импульса сдвига.

Далее работа цифрового нерекурсивного фильтра повторяется в соответствии с изложенным порядком.

Формула изобретения

Цифровой нерекурсивный фильтр, содержащий синхрогенератор, последовательно соединенные коммутатор, первый информационный вход которого является информационным входом цифрового нерекурсивного фильтра, а управляющий вход соединен с выходом коммутации синхрогенератора, регистр сдвига, управляюший вход которого соединен с первым упра вля ющим выходом синх рогенератора, а выход соединен с вторым информационным входом коммутатора, и накапливающий сумматор, управляющий вход которого соединен с вторым управляющим выходом синхрогенератора, а также блок памяти приращений коэффициентов, управляющий вход которого соединен с третьим управляющим выходом синхрогенератора, о т л ич а ю шийся тем, что, с целью повышения быстродействия, введены последовательно соединенные блок элементов И, первый вход которого соединен с выходом накапливающего сумматора, а второй вход соединен с выходом блока памяти приращений коэффициентов, преобразователь кода, первый блок регистров, управляющий вход которого соединен с четвертым управляющим выходом синхрогенератора, а установочный вход соединен с первым установочным выходом, синхрогенератора, а выход соединен с вторым информационным входом преобразователя кода, второй блок регистров, управляющий вход которого соединен с пятым управляющим выходом синхрогенератора, а установленный вход соединен с вторым установочным выходом синхрогенератора, и сумматор, выход которого является выходом цифрового нерекурсивного фильтра, при этом установочный вход накапливающего сумматора соединен с третьим установочным выходом синхрогенератора.

1665502

due ã

7 6 5 Ь 3 2 1 .В 7 e S и З г

Фиг. 3

1665502!

О 9 В 7 Ю Б !! 3 2 етою!!зе !

98т6$434!

"° ° ° 4 Ф-Ф ° 4 °"—

Г1

° - ° 4 ° - ° -Ф

"" » "" Ф ° ° - 4-° Ф ° 4.„"

" " » ° ° 4 Ф ,1, Ф ° ° Ф ° ° Ф ° ° - ° ° ° °

" " ° ° ° ° ° . ° 4 °

° ° °

I г

° ° 4 ° ° ° ° 4 ° °

° ° 4 4- ° -Ф. ° Ф!

° ° ° . Ф." ° 4--4 °

° 44 Яф.,Ф ° " " ° i " -° ° -O ° °

°, ° ° ° ° Ф ° ° Ф

Ф Ф ° 4 ° 4

° ° 4 Ф ° ° ° Ф °

° ° ° Ф Ф ° ° ° ° 4. 4

° ° Ь 4 ° ° 4

° 4 4 ° ° 4

Фиг.8 а 109

:г !о а и, .з ю 4 !!, "„N$.Составитель Э.Борисов

Техред M.Ìîðãåíòàë Корректор Э.Лончакова

Р едактор Г.Гербер

Заказ 2399 Тираж 449 Подписное

ВНИИПИ Государственного комитета по изобретениям и открь!тиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101