Способ параметрического контроля мдп-интегральных схем

 

Изобретение относится к микроэлектронике. Цель изобретения - уменьшение времени контроля путем уменьшения количества длительных операций для оценки качества пластины. Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы. Оценка проводится по результатам измерения электрических параметров контрольных тестовых транзисторов на пластине, определения коэффициентов вариации пороговых напряжений, коэффициентов вариации крутизн и величины их отношения. Для пластин без встроенного подвижного заряда в подзатворном окисле транзисторов величина этого отношения меньше единицы.

СОВХОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 G 01 н 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

f г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4678958/21 (22) 14.04.89 (46) 30.08.91. Бюл. М 32 (72) И.С.Соболева, B.À.Måëbíèöêèé, А П.Бродницкая и Л.Б.Левковец (53) 621.317.79(088.8) (56) Патент США

hh 4520448, кл. G 01R 31/26, 1982.

Интегральные схемы на МДП-приборах.

М,: Мир, 1975, с.503-504. (54) СПОСОБ ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ МДП-ИНТЕГРАЛЪНЫХ СХЕМ (57) Изобретение относится к микроэлектронике. Цель изобретения — уменьшение времени контроля путем уменьшения коли-Изобретение относится к микроэлектротехнике, в частности, с способам параметрического контроля схемы на

MOll-ТРАН3ИСТОРАХ.

Цель изобретения — сокращение времени контроля, Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы. Оценка идет по результатам измерений контрольно-тестовых структур на пластине. Ионы щелочных металлов, образующие подвижный встроенный заряд (заряд подвижных ионов), могут располагаться в разных местах окисла, поэтому встроенный подвижный заряд в подзатворном окисле может не только снижать среднюю величину порогового напряжения контрольных тестовых структур, но и (что наиболее вероятно в этом случае) увеличивать разброс СКО (о) величин пороговых

„„5+ÄÄ 1674022 А1 чества длительных операций для оценки качества пластины, Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы.

Оценка проводится по результатам измерения электрических параметров контрольных тестовых транзисторов на пластине, определения коэффициентов вариации пороговых напряжений, коэффициентов вариации пороговых напряжений, коэффициентов вариации крутизн и величины их отношения. Для пластин без встроенного подвижного заряда в подзатворном окисле транзисторов величина этого отношения меньше единицы. напряжений. Кроме того, при отборе пластины, разбраковке пластин на предмет проявления в них подвижного заряда в подзатворном окисле, необходимо иметь результаты измерения на каждой пластине не только пороговых напряжений контрольных тестовых структур, но и их крутизны. Результаты измерений крутизны контрольных тестовых транзисторов дают необходимую в этом случае информацию о толщине подзатворного окисла, ее разбросе по пластине и косвенно позволяют оценить величину заряда, обусловленного захватом носителей заряда поверхностных состояний, Неоднородность величин пороговых напряжений транзисторов на пластине зависит от факторов, обуславливающих неоднородность их крутизны, но кроме .этого неоднородность величин пороговых напряжений транзисторов зависит и от наличия подвижного заряда в окисле, когда изменчивость значений

1674022

КРУТИЗРРЫ ТРанЗИСТОРОВ Нс! !Г!с)СТРЛ! !Е K STGl4V фактору НО чувствительна. Таким образом, сопоставляя средние значения и разброс крутизны транзисторов контрольных тесго. вых структур на пластине с величинами средних значений и разбросав их порогоВых HBflp!)Жений можно судить О нали !иРл В подзатворном окисле транзисторов на пластине подвижного заряда, который гРри!зе" дет к сдвигу и О()о! ОВых пап ряжени и транзисторов и к отказу микросхем.

Пример. На автоматическом изме", рительном стенде произвсдят Измерения пороговых напря>кений и крутиэг! контрог!ьных тестовых транзисторов в 10 микросх . мах на пластине, Для I .! измеренных контрольных тестовых тра!!зисторов Определено значение средР!Вй величины горо,."вых напряжений .Зг=-1.!) ((3) v; определена величина среднего квадратического отклонения (СКО) г)цл =0,2 (Б), Среднее значение крутизны вольт-амперной харак I еристики (HAX) ф ) измеренны:; тестовых транзисторов составило 21,4 м:(A/Б со средним квадратическим отклонением 0,43 мкА/В, Рассчитали го известной формуле коэффициенты вариации порогс вых напряжений ()Ъ ) и (.. ) крутизны, которые цОTВет .твеРР!.!О рав lbl ° yp . I I%,! y.. -2с(Их отношение К= p!l / у. составило 5,5.

Микросхемь. с такимл электрическими параметрами тестовых транзисторов облада!От значительной Величиной пОдви>кного

Встрое! !ного заряда, так KBK Оассеивание по сравнению со средним зна eíèeì величин пороговых напря>кени!) )естовых транэистОрОВ превосходит рассеивание по сравнению со средним значением величин крутизны этих же транзисторов, Микросхемы на пластине с такими.гестовыми транзисторами считаются ненадежными беэ проведения термополевых испьпаний, При известном способе это) же результат был бы получен после измерения

10 кон трал ь! ых тест!) з ь:х тра! !:! исторов нахождения величины О;., измерения величины порогового напря,«eH : контрольHO;o тестОВого транзисто!)а, HBI peeçíèÿ пластины, )ыдер>кивания ее г ри темперагуре не менее 100"С В Te4eIII

I0 напряжения того >:.".; СаР!со тестово.о транзистора, что и до нагревания, определения Вели4ины сдв! !Гл г!Орагово! 0 напряжения. Определе ". Ная таким Образом

l)

26

33

3 Г

ДГ

5 !.1

Г Е величина сдвига является оценкой надежности микросхем, На другой пластине из партии в тех же условиях проведения измерений получен ы следующие результаты: Uq = 1,5{В), т!) =-0,01{В),P =.236 мкАВ ), g =0,3 (А/В ), y.:=0, %,у 1,З%, К =y./ó,=

=0,5 ..

Пластина считается годной, так как отсутствует значительный подвижный встроенный заряд в подэатворном окисле транзисторов.

Таким образом, при массовом произВодстве интегральных микросхем способ дает возможность сокращения г)роизводственного цикла путем устранения длительных и многочисленных операций испытаний измерений для пог!учения достоверной информации о надежности изготовленных микросхем. упрощение процесса параметрического контроля тестовых структур микросхем позволяет эа счет отказа от термополевых испытаний повысить и процент выхода годных пластин.

Формула изобретения

Способ параметрического контроля

МДП-интегральных схем, заключающийся В

TOM, IT0 plR каждой пластинь! в партии KQHтролируемых МДП-интегральных схем выбирают заданное число МДП-интегральных схем и измеряют пороговые напряжения тестовых структур у каждой из выбранных

М!ДП-интегральных схем, определяют величину среднеквадратического отклонения порогового напряжения на каждой пластине, о т л и ч а Ро шийся тем, что, с целью уменьшения времени контроля, у каждой иэ выбранных МДП-интегральных схем на пластине измеряют величину крутизны вольтамперной характеристики транзистора тестовой структуры, определяют величину среднеквадратического отклонения крутизны Вольт-амперных характеристик на пластине, а также коэффициенты вариации порогового напряжения и крутизны вольтамперных характеристик, определяют отношение коэффициента вариации порогового напряжения к коэффициенту вариации крутизны Вольт-амперных характеристик и по величине э ого отношения судят о наличии или отсутстви ;;èæíîãî Встроенного заряда 8 подзатворном окисле транзисторов данной пластины, причем считают МДП-интегральные схемы Но пластине годными, если о ° ределенное отношение меньше един цы,