Устройство для распределения заданий процессорам

 

Изобретение относится к вычислительной технике и может найти применение в многопроцессорных системах для распределения заявок между процессорами. Целью изобретения является повышение эффективности обслуживания заявок за счет уменьшения вероятности их потери. В устройство введены элемент ИЛИ - НЕ и элемент И в первый канал каждой группы, а в каждый канал группы - дешифратор. Устройство позволяет уменьшить вероятность потери заявок, поступающих в вычислительную систему на обслуживание, при ограниченной буферной памяти в системах обработки данных, а также позволяет по предложенной дисциплине обслуживать множество потоков заявок. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОП И САН И Е И ЗО БР ЕТЕ Н ИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1509891 (21) 4716505/24 (22) 07.07,89 (46) 30.08.91. баюл. N 32 (72) Ю.В.Прокофьев, В.Л.Лясковский, А.Г.Калинин и И.В.Пронин (53) 681,325 (088,8) (56) Авторское свидетельство СССР

М 1509891, кл. G 06 F 9/46, 1988. (54) УСТРОИСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАНИЙ ПРОЦЕССОРАМ (57) Изобретение относится к вычислительной технике и может найти применение в многопроцессорных системах для распреИзобретение относится к вычислительной технике и может быть использовано для организации решения задач в многопроцессорной или многомашинной вычислительной системе, является дополнительным к авт.св. Р 1509891.

Цель изобретения — повышение эффективности обслуживания заявок за счет уменьшения вероятности их потери.

На чертеже показано устройство для распределения заданий процессорам, Устройство содержит группы 1 каналов, . каждый из которых содержит подгруппы 2 каналов, запросные входы 3 устройства, ответные входы 4 устройства, ответные входы

5 устройства критического потока заявок, выходы 6, 7 устройства, реверсивные счетчики 8, элементы ИЛИ 9, 10, триггеры 11, элементы 12 запрета, элемент ИЛИ 13, элементы НЕ 14, элементы ИЛИ вЂ” НЕ 15, дешиф„„SU „„1674125 А2 деления заявок между процессорами.

Целью изобретения является повышение эффективности обслуживания заявок за счет уменьшения вероятности их потери, В устройство введены элемент ИЛИ вЂ” НЕ и элемент И в первый канал каждой группы, а в каждый канал группы — дешифратор. Устройство позволяет уменьшить вероятность потери заявок, поступающих в вычислительную систему на обслуживание, при ограниценной буферной памяти в системах обработки данных. а также позволяет по предложенной дисциплине обслуживать множество потоков заявок. 1 ил. раторы 16, элемент ИЛИ вЂ” НЕ 17, элементы

И 18.

Устройство работает следующим образом.

В исходном состоянии все триггеры 11 и счетчики 8 находятся в нулевом состоянии.

Рассмотрим работу подгруппы каналов предлагаемого устройства на примере подгруппы 211 (работа остальных подгрупп каналов аналогична).

Пусть в канал подгруппы 2 пришел за.прас на обслуживание заявки, Этот сигнал поступает с запросного входа 3 на суммирующий вход счетчика 8 канала, увеличивая его состояние на единицу. На выходе элемента ИЛИ 10 канала будет присутствовать высокий потенциал, который, поступая на .элемент ИЛИ 13 канала, запрещает обслуживание заявок низших приоритетов до тех пор, пока не будутобслужены заявки данно1674125

4 го типа. Высокий потенциал с выхода элемента ИЛИ 10 канала поступает через элементы НЕ 14 и ИЛИ-НЕ 15, открытый элемент 12 запрета канала устанавливает высокий потенциал на выходе 6 данного канала. При отсутствии запроса на обслуживание более высокого приоритета буцет выбран данный канал.

Если во время обслуживания заявки пришла заявка высшего приоритета, то об, служивание первой заявки прерывается и обслуживается заявка более высокого и ри, оритета, По окончании обслужйвания заявки об служивающее устройство (процессор) посылает сигнал по входу 4, При этом очередь, канала подгруппы 2!! уменьшается на еди, ницу.

При поступлении заявки из критическо, го потока импульс поступает по входу 3 на суммирующий вход счетчика 8 и далее через элемент ИЛИ 10 на вход 62 устройства и процессор, закрепленный за данным пото: ком, обслуживает поступившую заявку, При этом с выхода переполнения счетчика 8 нулевой потенциал запирает элементы И 18 всех подгрупп соответствующей группы.

При переполнении счетчика 8, соответ: ствующего критическому потоку заявок, им пульс с выхода переполнения данного счетчика поступает на первые входы эле ментов И 18 всех подгрупп соответствующей данному критическому потоку группы.

Если при разгрузке критического каналачереэ вычислительноеустройстводанной подгруппы не будет потери заявок в каналах подгруппы, с выходов соответствующих дешифраторов 16 будут поступать нули на входы соответствующего элемента ИЛИ-НЕ

17, на его выходе будет единичный сигнал, который открывает элемент И 18 соответствующей подгруппы и позволяет установить триггер 11 подгруппы в единичное состояние, т.е. разрешает выполнение заявки из критического потока на вычислительном модуле данной подгруппы.

С выхода триггеров 1 1 сигнал поступает на входы элементов 12 запрета, закрывая

10 входам 5 устройства.

Эти импульсы обнуляют соответствую щие триггеры 11 подгрупп, а также, проходя

45 их, а также на выходы 7 устройства. При этом происходит прерывание обслуживания заявок всех подгрупп, а процессоры, закрепленные за данными подгруппами, начинают обслуживать заявки из очереди критического потока, причем выбор заявок из очереди критического потока производится последовательно. По окончании обслуживания заявки из критического потока процессоры подгрупп посылают импульсы по через элемент ИЛИ 9, поступают на реверсивный вход счетчика 8 критического канала, уменьшая его содержимое

Дальнейшая работа устройства проис-. ходит аналогично, Если хотя бы для одного из каналов подгруппы данной группы на выходах соответствующего дешифратора 16 будет хотя бы одна единица, на выходе элемента ИЛИ вЂ” HE

17 будет нулевой импульс, запирающий соответствующий элемент И 18 и не разрешающий таким образом выполнение заявки из критического потока на вычислительном модуле данной подгруппы, Формула изобретения

Устройство для распределения заданий процессорам по авт,св.%1509891, о т л и ч аю щ е е с я тем, что, с целью повышения эффективности обслуживания заявок за счет уменьшения вероятности их потери, оно содержит в первом канале каждой группы каналов элемент И, элемент ИЛИ вЂ” НЕ, и в каждом канале группы каналов дешифратор, причем входы дешифратора соединены с выходами счетчика одноименного канала, выходы дешифраторов — с входами элемента ИЛИ-НЕ первого канала соответствующей группы каналов, выход KQTopOI. соединен с первым входом элемента И первого канала соответствующей группы каналов, второй вход которого соединен с выходом переполнения группы каналов, выход элемента И первого канала соответствующей группы каналов соединен с единичным входом триггера первого канала соответствующей группы каналов.

1674125 б/Р

Составитель М. Кудряшев

Техред M.Ìîðãåíòàë Корректор А. Осауленко

Редактор М, Бандура

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2923 Тираж 383 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5