Устройство для передачи информации

 

Изобретение относится к вычислительной технике и технике связи. Его использование в составе сетевых контроллеров для построения локальных сетей передачи информации позволяет повысить быстродействие . Устройство содержит счетчик 2 импульсов, сдвиговой регистр 4, группу 6 элементов И, сумматор 8 по модулю два, узел 9 передачи и узел 10 приема. Благодаря введению узла 1 управления, блока 3 оперативной памяти, коммутатора 5, элемента ИЛИ 7 и источника 11 постоянного кода, в устройстве обеспечивается повторная передача по запросу при наличии ошибок на приемной стороне не всего блока кодовых слов, а лишь тех слов из блока, которые были переданы ошибочно. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 03 M 13/00, Н 04 1 1/16

ГОСУДАРСТВЕННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -:

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4741982/24 (22) 13.07.89 (46) 15.11.91. Бюл, М 42 (71) Сумской филиал Харьковского политехнического института им, В.И. Ленина (72) А.А. Борисенко, Г.С, Володченко, В.А.

Соловей, В.А. Леви, Я.П, Рындин, Ю.Е, Улыбин, А.Е. Лысенко и С,И. Майстренко (53) 681.32(088.8) (56) Интерфейс магистральный последовательный системы электронных модулей.

ГОСТ 26765.52-87. Общие требования.

Авторское свидетельство СССР

1Ф 1388878, кл. G 06 F 13/00, 1988. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ

„„5Q 1691965 А1 (57) Изобретение относится к вычислительной технике и технике связи, Его использование в составе сетевых контроллеров для построения локальных сетей передачи информации позволяет повысить быстродействие. Устройство содержит счетчик 2 импульсов, сдвиговой регистр 4, группу 6 элементов И, сумматор 8 по модулю два, узел 9 передачи и узел 10 приема. Благодаря введению узла 1 управления, блока 3 оперативной памяти, коммутатора 5, элемента

ИЛИ 7 и источника 11 постоянного кода, в устройстве обеспечивается повторная передача по запросу при наличии ошибок на приемной стороне не всего блока кодовых слов, а лишь тех слов из блока, которые были переданы ошибочно. 1 з.п. ф-лы, 3 ил, 1691965

Ипобг))е1гэ«««!е Относится к Вычислител!.,-«oI(I технике и технике связи и мо>кет быть

И П(;Л«)BOB -i)0 и СОСТЭВЕ СЕТЕВЫХ КОНТ)ЭОЛЛЕ"i) l!Ля Г)О(;) эсе««и> покал);ных сетей пере, ) в)-, : . )i . ДЬ «i ).),И«1. 5

1,:- !;,; .".;.Q)) I етеlii):1 - (1оеышение быстрор.,-,К.:. )"!) :) . приведе)lа функциональная ..(;.I:..(; ",.;..Е,).. ;Л«ВЕ; ОГО устрейСтаа; На фИГ, 2 — Ф г:()ио .«Лль))ая ",.>; ма узла управления; 10

;а «)и*,.-. Л вЂ” Вn(-м и .ые,—,иаграммы работы

) l(»))

Ь ОСНО«,-. Р;:II»() 1) Ь! УС)РО IOTBB ЛЕ>«(ИТ СЛЕ:;Гя:,,)oр;:- :;рг)в:, «ии блока информаци- 15

О)1:.:, ;:.) . О, ())э,)лежащих передаче IIQ линии

;-." л::и,; и-:;.;.) эз«лен««О формиру«от нана(«ь««() )".то). :)))«)бо, !испо pB3pApoB KQTopo

: 0 )".Вано )!)с/)у и)-()О >мационн«-!х слОВ в бло!.е, а ) одер>к))! .О ")у каждого разряда при- 20 сва:,«г««от, H -)и-;:имео, значение лог)ической) единицы. Наличие логической единицы в оазояде Вектора ошибок является призна.(Ом переда)и со()т()етствующего информационного,:;. Оза. На приемной стороне 25 ко ггролируют каждое информационное с-ло)o и= Г)р.)«-«имаемого блока на наличие

,."Ë" ) 3;) K i1 (i>Э!)МХC! IO1) О i BC! IН:ЫЙ ВЕКТО!Э Ot)IVi

: —:с«к,". Гэ«;: >.(е -:», .;,-.: разрядов, причем э ..а>." .«,:й ))::.-"B),L» О,В;н=г ;.: Вектора ошибо«, 30 со()т:;„" В,:". ).,.1:.«;э )ав...ьно при>«я (ому ин.«>Ор )ац«, э>«!.с:..: с. :»:- заносят значение лсги-«есго,; (,;:и«-.и:,;., а В каждый разряд, =.с)о!«Эе)отсу)()щ )й О ) ибочно принятому инфор )г«ц -uH!i) ;! сл:>зу -- значение логиче- 35 .:кого ч,:я. Передаto Ответный вектор

oi иЛО«(и;.п! «Нии связи В Обратном направ«рн:,-! t, -)B и:;:и(- г«а)ощей стороне принятый ответи «Й В ..« к(ОГ) ОшибОк последовательно

Г)ОРВЗРЯДНГ . )t::I. ИРУЮТ ПО МОДУЛ!О ДВа С «-.. !

B)!B ). В(-KTo)Boì ошибок. Резул" Iир())О,J(ий ):pKòoo о«!. чбо,< упоавляет г«овторн,.:. JC

-,э,;;дач-::й) I)i ок.=: «)н(«ОГ«мационнь(х слов таКИ:,.;, „-...:М, ПО I);:.Еда-IB г!ОдЛЕжат только е!::;О ))) я сотооь) > соогве тстВ ющий раз 45, >!) J p)» )>, ) )»Р jlclt ) гп В))кто оа ош vl5oK (оде)) : !;- . -; О! и «Gс ку)О един и! )у, Таким .;-)бп-.;.;I",- Эостсрно г;ег)едакпся топько те .Л р" )..», : «,;)«) t,:()()» С ) ) !)» О аt! () Р QB! ) И )1ИНЯ50

".(,")эо«1ст .с),(э!)Вр>,(и ) узел 1 упрайле -. И.Г! 3 i .:.И (. i::)».I!) .",!:.СВ. ОЛОK ) 0«IЕ)>а ) Ив

«ой «амя)т;!., сд .:и(()вый регис; р 4, коммугпто:э :.. руг;Ггу 6 заемеH!(!B И, зле!

) ! !»1 ) )/!») М =>; )I) () )»О I.)С) )!) (! «(да » ), )рл

О (»гг») )>) ° !):) )))()) 1г пГ)),))»» .;:1 и «1" Г I)!иl< )1 г-.:)«»Т --()!) ),Q,"Г) . П . ) ) а (Г „1) ) (1)); ) „ i),))«)»I«Ь) ;-<) ), >1(е. )); „1! ) 2 ис \" > -.. -«! )" ) ) . f ) i )) 1 I ) 1!)л и ли"

Узел 1 управления может быть В-.«полнен (фиг. 2) на первом и втором буферных регистрах 14 и 15, счетчике 16 импульсов, блоке 17 постоянной памяти, генераторе 18 тактовых импульсов и элементе 19 задержки. На фиг. 2 обозначены первый-четвертый входы 20-23 и первый--пятый выходы 24 — 28 узла 1 управления, Коммутатор 5 может быть реализован на двух ключевых элементах, управляемых по отдельности, Узел 9 передачи и узел 10 приема могут быть такими же, как в прототипе.

На фиг. 3 обозначены следующие сигналы: а — д — микрокоманды на первом — пятом выходах 24 — 28 узла 1 управления соответстB8HHO, е — сигнал на выходе счетчика 2 импульсов; ж — сигнал на первом выходе узла 10 приема, Устройство передачи информации работает следу)ощим образом.

Начало работы устройства определяет источник информации, в качестве которого может быть использована, например, 3ВМ.

Система ожидает команду "Пуск" на входе

23 узла 1 управления, при появлении которой в узел i управления записывается командное слово, После дешифрации командного слова узел 1 управления на третьем выходе 26 вырабатывает микрокоманду, по которой происходит запись с шины 12 блока информационных слов в блок 3 оперативной памяти и одновременно во все разряды сдвигового регистра 4 записывается одинаковое содержимое, например логические единицы от источника 11 постоянного кода. Затем узел 1 управления вырабатывает микрокоманды на выходах 24

)и 28, По микрокоманде с выхода 24 выход сдвигового регистра 4 через первый выход коммутатора 5 подключается к входу группы

6 элементов И и блок ". переходит В режим

"Чтение". По микрокоманде с выхода 28 начинается поразрядное Bü!òBëêèBàíèå содержимого сдвигового ре-истра 4. При этом группа б элементов И при наличии логической единицы на своем втором (управляющем) входе пропускает счить«ваемое из блока 3 информационное слово на входузла

9 передачи. Узел 9 передачи принимает информационное слово из блока 3 по микрокоманде с Выхода 27 узла 1«, преобразует и передает в линию 13 связи. Одновременно происходит регенерация содержимого сдвигового регистра 4 и добавляется единица в счетчик 2. П рием информационных слов из блока 3 оперативной памяти прекраща50

55 ется по заполнении счетчика 2 настрсе 151Ого на число разрядов сдвигового регистра 4.

После преобразования и передачи блока информационных слов в линию 13 связи устройство ожидает приема. Далее узел 10 приема принимает из линии 13 связи сформированный на приемной стороне ответный вектор ошибок и выдает со своего первого выхода на вход 21 узла 1 управления сигнал, подтверждающий окончание приема. Узел 1 управления вырабатывает микрокаманды на выходах 25 и 28. По микрокоманде с выхода 25 выход сдвигового регистра 4 подключается через второй выход коммутатора

5 к первому входу сумматора 8, второй выход узла 10 приема подключается к второму входу сумматора 8 по модулю два и разрешается операция суммирования, Микрскоманда с выхода 28 описана выше.

Происходит операция суммирования па модулю два соответствующих разрядов начального и ответного векторов ошибок в сумматоре 8. Результат суммирования (результирующий вектор ошибок) через элемент ИЛИ 7 записывается последовательно в сдвиговый реглстр 4.

Если содержимое сдвиговаго реглстра

4 после суммирования представляет собой нули во всех разрядах, что cooTBBTcTBóåò отсутствию ошибок в переданных слава:-... та цикл передачи заканчивается. Еслл котя бы в одном разряде ссть логическая единица, то цикл передачи продолжается (вырабатыBB5oTc5l i5)lKpoKovii1Hpbt HB BblxoQBx 24 и 28 далее Происходит как описано выше,.

Например, необходимо передать б)1ск из 1б информационных 1б-разрядных слов.

Начальный вектор ошибок имеет вид

1111111,111111! 1. При приеме абнгружены ошибки B 5, 8 и 13 информацианнь1х словах. Ответный вектор ошибок имеет -;ид

11110110111 10111,.,На передающей стороне после прлемз ответного вектора Ошиаак и поразрядного суммирования с начальным вектором ошибок получается реэульгирую щий вектор ошибок в виде, 1111111111111111

1111011011110111

0000100100001000

Таким образом, при повторной передаче будут переданы только 5, 8 и 13 информаци о н н и е "ë,îâà,,д л я к о т а р ь. х соответствующие разряды результирующего вектора ошибок сохранили первоначальное содержимое, т.е. логические единицы.

Тем самым искл1очается необходимость ь повторнол передаче всех кодовых слов блока, благодаря чему и повышается бь1стродействие устройства.

Г

)5 с. )

Формула изпбре е11НЯ

1, Устройство для передач11 информации, содержащее узел передачи. выход которого обьединен с информационным входом узла приема и подклкзчен к линии связи, сумматор по модулю два. сдяиговый регистр, счетчик импульсов и группу элементавИ, отличающееся тем,что,с целью повышения быстродействия, в устролства введены блок оперативной памязи, источник постоянного кода, коммутатор, элемент И)1И и узел управления, первые входы которого обьединены с cooTBpTGTBóющими информационными входами блока оперативной памяти и подключены к шине источника информации, выходы блока оперативíîvi пeìÿòè подключены к первым входам группы элементов И, выходы которой соединены с информационными входами узла передачи, первый и второй выходы узла приема подключены соответственно к второму входу узла управления и первому входу сумматора по модулю два, B: .!õoä которого соединен с первым входам элемента

ИЛИ, выход которого подклнзчен к информационному входу сдвигового регистра, Bblxoды источника постоянного кода соединены с установочными входами сдвигового регистра. выход которого подключен к информационному входу коммутатора, первый выход ка-араго соединен с вторыми входами группы элементов И и элемента ИЛИ и входом счетчика импу. lьссв. выход катаасгс под ключен к третьему входу узла управления, первый выход которого соединен с вхедам разрешения чтения блока оперативной Iамяти и первым управл511ащи;,; входом коммута;ора, второй выход которого подключен к второму входу сумматора па модулю два.

ВТороА выход узга управления соединен с втоаым управляющим входом Kаммутатара и упрэвляющим входам, зла приема, третий выход узла управления подключен к входам разрешения записи блока оперативной памяти и сдвигавогс регистра, четвертый и пятый выходы узла управления соединены соответственно с управляющим входом узла передачи и тактовым входом сдвиговога регистра, четвертый вход узла управления подключен к шине источника информации.

2.Чстроиство поп, 1, отл ича ю щеес я тем. что узел управления содержит первый и второй буферные Оегистры, счетчик импульсов, блок псстаЯнной памЯти, генератор тактовых импульсов и элем"-нт задержки, информационнгые входы первого буферного регистра являются первыми входами узла, выходы первого буферного регистра соединены с установочными входами счетчика импульсов, вход разрешения и

1691965 вход запрета генератора тактовых импульсов являются соответственно вторым и третьим входами узла, выход генератора тактовых импульсов непосредственно ч через элемент задержки подключен cr "тветственно к счетному входу счетчика импульсов и управляющему входу второго буферного регистра, выходы счетчика импульсов соединены с,адресными входами блока постоянной памяти, управляющий вход которого обьединен с управляющими входами первого буферного регистра и генератора тактовых импульсов и является

5 четвертым входом узла, выходы блока постоянной памяти подключены к информационным входам второго буферного регистра, первый — пятый выходы которого являются одноименными выходами узла.