Цифровое устройство задержки

 

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам , и может быть использовано в качестве мноогоотводной цифровой линии задержки с регулируемым временем задержки при построении цифровых фильтров, Целью изобретения является повышение быстродействия. Цель достигается за счет введения дополнительных блоков памяти 4. 1-4.N, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (si)s 6 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

af (21) 4468823/24 (22) 01.08.88 (46) 30.11.91. Бюл. N. 44 (72) В.Г.Брыч, Я.И.Костик, В.В.Древняк, Н.В.Яворский и А.И.Шабалин . (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

N. 1119077, кл. G 11 С 19/00.

Авторское свидетельство СССР

N. 1471223, кл. 6 11 С 19/00, 10.08.87, (54) ЦИФРОВОЕ УСТРОЙСТВО ЗАДЕРЖКИ (57) Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в качестве мноогоотводной цифровой линии задержки с регулируемым временем задержки при построении цифровых фильтров.

Целью изобретения является повышение быстродействия. Цель достигается за счет введения дополнительных блоков памяти 4.

1 — 4.N, 1 ил.

Составитель A.aîpîèèí

Техред M.Ìîðãåíòàë Корректор О.Кравцова

Редактор A,Ëåæíèíàдаеiаз 41 67 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и о крытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, 1л может быть использовано в качестве многаатводной цифровой линии задержки с регулируемым временем задержки при построении цифрОВВ1х фильтров, Целью изобретения является повышение быстродействия.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит счетчик 1, арифметика-логический блок 2, основной блок 3 памяти, дополнительные блоки 4.1-4,N па мяти, Выходные регистры 5.1 — 5,N, тактовый ,,вход 6 устройс: Ва, информационный Вход 7 устройства, управляющий ВхОд 8 ycTpoAcT

Ва, Выходы 9.1-9,N устройства.

Устройство рзбо1ает следующим 06р3ЗОм, ТЗК1 Овые импульсы поступают На вход счетчика 1 и по каждому положительному

:перепаду увеличивают его содержимое на

,единицу, С переходом тактового сигнала в уровень "1" блок 2 устанавливается в режим трансляции информации с входа А на выход, блоки 3 и 4.1-4.N памяти — в режим считыва ния, а выходные регистры 5.1 — 5.N — в режим записи. В соответствии с такой установкой данные по адресу, установленному на выходе блока 2, считываются с блоком памяти 3, 4,1 — 4.М и переэаписываются В соответствующие регистры 5.1 — 5.N, Таким образом, на

oTRopBx линии задержки устанавливается

Выходная информация.

С установкой тактового сигнала в уро вень "0" блок 2 переходит В режим сумми, рования, блоки памяти 3 и4.1-4,N — в режим записи, Выходные регистры 5.1 — 5.N — в på,жим считывания. На выходе, блока 2 уст-;навливается код, равный сумме кода с выхода счетчика 1 и кода задающего глуг.: .ну задержки по входу 8, По адресу, установ: леннОму на ВьIхОде блока 2, ВхОДная информация записывается в блок 3 памяти, информация с первого отвода, т.е. с выхода регистра 5.1 — в блок 4.1 памяти, информация с второго 6твода - в блок 4.2. памяти,..., информация с предпоследнего отвода — В

4Г. блок 4.N памяти. Таким образом, происходит запись информации в линии задержки.

Максимальная глубина задержки устройства определяется информационной емкостью блоков 3 и 4.1 — 4.N памяти.

Высокое быстродействие и возможность управления глубиной задержки позволяют применять предлагаемое устройства в устройствах цифровой фильтрации.

Формула изобретения

Цифровое устройство задержки, содержащее счетчик, счетный вход которого является тактовым входом устройства и соединен с тактовыми входами основного блока памяти и выходных регистров, арифметика-логический блок, выход которого соединен с адресным входом основного блока памяти, информационный вход блока памяти является информационным Входом устройства, выход блока памяти соединен с информационным входом первого регистра, выходы регистров являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дополнительные блоки памяти, адресные входы которых соединены с выходом арифметика-логического блоt ка, актовые входы дополнительных блоков памяти соединены с тактовыми входами счетчика и арифметика-логического блока, первый информационный вход которого соединен с выходом счетчика, вход задания величины задержки арифметика-логического блока я вл яется уп равля ющим входом устройства, информационный вход первого дополнительного блока соединен с выходом первого выходного регистра, выход первого дополнительного блока соединен с адресным входом второго выходного регистра, выход которого соединен с информационным входом второго дополнительного блока памяти, выход предпоследнего выходного регистра соединен с информационным входом последнего дополнительного блока памяти, выход которого соединен с адресным входом последнего выходного регистра.