Цифровой фильтр

 

Изобретение относится к вычислительной технике и является усовершенствованием изобретения по авт св. N° 1568213. Его использование позволяет расширить функциональные возможности фильтра за счет определения соответствия двух входных сигналов на интервале реализации с точностью до заданного расстояния между ними Это достигается благодаря введению вычислительных блоков, сравнивающих скорости роста числа нулей соответствующих порядков входных сигналов 1 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (57) Изобретение относится к вычислительной технике и является усовершенствованием изобретения по авт. св. hh 1568213. Его использование позволяет расширить функи циональные возможности фильтра за счет определения соответствия двух входных сигналов на интервале реализации с точностью до заданного расстояния между ними.

Это достигается благодаря введению вычислительных блоков, сравнивающих скорости роста числа нулей соответствующих порядков входных сигналов. 1 ил. (54) ЦИФРОВОЙ ФИЛЬТР

Изобретение относится к вычислительной технике, является усовершенствованием изобретения по авт. св. N. 1568213 и может быть использовано, например, в системах обработки изображений для идентификации сигналов по их корреляционным и спектральным характеристикам.

Цель изобретения — расширение функциональных возможностей за счет определения соответствия двух входных сигналов на интервале реализации-с точностью до заданного расстояния между ними.

Функциональная схема цифрового фильтра приведена на чертеже.

Цифровой фильтр содержит мультиплексор 1, блок 2 центрирования, счетчик 3 .. интервала реализации, счетный триггер 4, первый К-й вычислительные блоки 5(К >3), (К + 1)-й — (2K)-й вычислительные блоки 5 и элемент И 7. Первый — К-й вычислительные блоки содержат компаратор 8 нуля, многоуровневый дельта-модулятор 9, входной 6уферный регистр 10, вычитатель 11, первый и второй выделители 12,13 переднего фронта, выделитель 14 заднего фронта, элемент

ИЛИ 15, счетчик 16 импульсов и выходной (61) 1568213 (21) 4727778/24 (22) 04.08.89 (46) 30.11,91. Бюл. hh 44 (72) А.В.Тимченко, О.Р.Пристайко

С.В.Тимченко (53) 681.32:621.372.542(088.8) (56) Авторское свидетельство СССР

М 1568213, кл. Н 03 Н 17/06, 1988.. Ж 1695493 А2 (st)s Н 03 Н 17/06, Н 03 М 3/04 буферный регистр 17,выходы 18 (К+1)-й— (2К)-й вычислительные блоки 6 содержат первый и второй вычитатели 19,20, буферный регистр 21, выделитель 22 модуля и элемент 23 сравнения, входы 24 сравнения, выходы 25, первый и второй информационные входы 26,27 фильтра, тактовый вход 28 и чыход 29 индикации фильтра, Многоуровневый дельта-модулятор 9 во втором вычислительном блоке 5.2 имеет нечетное число уровней квантования, т.е. квантовую характеристику с центральным подавлением слабых сигналов.

Цифровой фильтр работает следующим образом.

Входные аналоговые сигналы х1(т) и хг (t), поступающие на входы 26 и 27, за время, равное двум (последовательным интервалам реализацйи О, подвергаются следующей обработке, Пусть в первом интервале реализации О, длина которого определяется частотой дискретизации Т и козффици-1 ентом деления счетчика 3, через мультиплексор 1 на вход блока 2 центрирования поступает входной сигнал х1(т). При помощи блока 2 центрирования иэ сигнала

1695493 х1(т) удаляется постоянная составляющая и одновременно производится коррекция спектра сигнала с подчеркиванием и подавлением отдельных полос частот. В каждом блоке 5,i (i 1) за время г1ервого интервала реализации О произвопится определение числа нулей i-го порядка О! входного цен(1) трированного сигнала: в первом блоке 5,1— число 01 пересечений сигналом х1(т) нулевого уровня, во втором блоке 5.2 — число

02! пересечений производной сигнала x1(t) нулевого уровня, в третьем блоке З.З вЂ” число

Эз пересечений второй производной сигнала хф) нулевого уровня и т.д. B конце интервала реализации (+ значения Di записываются в выходные буферные регистры !

7 блоков 5 и поступают на соответствующие выходы 18.i.

В следующем интервале реализации

%(Qz = !"-!! )через мультиплексор 1 на вход блока 2 центрирования поступает второй входной сигнал xz(t), который в этом интервале реализации обрабатывается аналогично сигналу x<(t) в предыдущем интервале времени (+ . В результате в конце этого интервала реализации на выходах 18 фиксируются значения числа нулей i-ro поряд ", Dl входного центрированного сигнала

xz(t).

В вычислительных блоках 6.! (i < К) производится обработка последовательностей числа нулей: определяется скорость роста нулей как функции от их порядка— лЫ ) =D () -D> - -1,! =1, К, для первого и второго сигналов (S = 1,2) и сравнение разности скоростей роста i-ro порядка сигналов х1(т), xz(t), ! Ь|3 () — Л0!(>) с доверительным интервалом д 0» для соответствующей скорости. Скорость роста числа нулей первого порядка равна числу нулей первого порядка

Ю1 () =D (),таккакО-1®=0.

Таким образом, если выполняется условие д 0 >! ЛР!(") — ЛО!(, ) i, т.е. расстояние между входными сигналами, определяемое последовательностью разностей скоростей роста числа нулей соответствующих порядков укаэанных сигналов, меньше доверительного значения (для соответствующей скорости), на выходах 25.i блоков формируются значения логической единицы, в противном случае — сигнал логlAческого нуля.

Поэтому в конце каждого интервала реализации О при выполнении условия

О Э ) i лDI(» ) — л0!(2) (1) для всех i К и наличии импульса со счетчика 3 на выходе элемента И 7, являющемся выходом 29 индикации фильтра, формируется сигнал логической единицы, сигнализирующий о совпадении сигналов x<(t) и xz(t) с точностью до заданного расстояния (д 9} на интервалах реализации Ch и 02 . В следующих интервалах реализации работа фильтра повторяется — в четных интервалах сравниваются скорости роста числа нулей сигналов x<(t) и xz(t), а в нечетных — xz(t) и x>(t) на двух предыдущих интервалах реализации.

Рассмотрим работу цифрового фильтра более подробно.

Пусть в первом интервале реализации (Э!счетный триггер 4 находится в единичном состоянии. Тогда сигнал с его выхода, посту- пающий на управляющий вход мультиплексора 1, разрешает прохождение входного аналогового сигнала x>(t) на вход блока 2 центрирования. При помощи блоков 5.1 — 5.К производится определение числа нулей первого — К-ro порядков сигнала х1(с) следующим образом.

С входа 28 на тактовый вход счетчика 3 поступает н еп реры вная посл едовател ьность импульсов, частота Т которых определяется частотой дискретизации входного сигнала при дельта-модуляции и соответствует отсутствию перегрузки по крутизне центрированного входного сигнала с выхо- . да блока 2. 3а время интервала реализации

Be первом блоке 5.1 при помощи компаратора 8 и счетчика 16 производиться подсчет пересечений входным центрированным сигналом нулевого уровня (из плюса в минус и из минуса в.плюс). В конце интервала реализации О по переднему фронту импульса с выхода переполнения счетчика 3 содержимое счетчика 16 записывается в регистр 17, а счетчик 16 обнуляется, т.е. подготавливается к следующему циклу накопления. Таким образом, на выходах регистра 17 блока

5.1 формируется число нулей О! первого

5О порядка центрированного входного сигнала, которое сохраняется на этих выходах в течение следующего интервала реализации.

Во втором блоке 5.2 центрированный входной сигнал с блока 2 подвергается дис55 кретизации и квантованию с частотой Т

1 при помощи дельта-модулятора S, на выходах которого формируются знак и абсолютное значение приращения входного сигнала по правилу

1695493

20

50

V xrn = Pm — Pm-> (х) (x) .3

55 л

Р4") = Е4") ENT(-т 0,5), И где P (") — численное значение шага квантования;

Ет „") — его знак;

xm х® — отсчет входного сигнала и оценки его в моменты дискретизации;

ЕЙТ (— целая часть величины у), яиччн — минимальный ненулевой шаг квантования.

Использование дельта-модулятора 9 с нечетным числом уровней квантования приводит при постоянном значении входного центрированного сигнала к формированию последовательности значений (Pm } - {О} и не приводит к изменению шага квантования

Последовательность { P I ) } является последовательностью, соответствующей первой разности дискретизированного и квантованного центрированного входных сигналов, т.е. аппроксимирует первую производную укаэанного сигнала. Поэтому изменение знака и последовательности (Рт } соответствует изменению знака про(х) изводной и подсчитывается (иэ минуса в плюс и из плюса в минус) за интервал реализации Осчетчиком 16, В конце интервала реализации О по переднему фронту импульса с выхода переполнения счетчика 3 накопленное в счетчике 16 значение записывается в регистр 17, а счетчик 16 обнуляется, чем подготавливается к следующему периоду накопления. Таким образом, на выходах регистра 17 блока 5,2 формируется число нулей 0г ) второго порядка, которое сохраняется на этих выходах в течение следующего интервала реализации.

Формирование числа нулей более высоких порядков рассмотрим на примере блока

5,I (i > 3). Последовательность значений (Pm )}, поступающая с выходов блока 5.2, стробируется в регистре 10, в результате чего за период дискретизации Т на входах и выходах этого регистра 10 присутствуют значения Руп ) и Pm-1 поступающие на вхо(х) (x ды вычитателя 1.1. Вычитатель 11 осуществля т вычитание значения Ру-1 из значения (X)

Рут . т.е. фоРмиРУет РазностнУю опеРаЦию х) которая для i=3 соответствует формированию второй разности дискретиэированного и квантованного центрированного. входного сигнала. Изменение знака (9xm} (из минуса в плюс и из плюса в минус) подсчитывается счетчиком 16 за интервал реализации Ои записывается по сигналу с выхода переполнения счетчика 2 в конце интервала реализации в регистр 17, а счетчик 16 обнуляется, чем подготавливается к новому циклу накопления.

Блоки БЛ (! > 3) работают аналогично, формируя разностную операцию. н А-г 1-г 1-г

9 хщ Рi;Р хщ) +д xm V xm-1 и по1дсчитывая изменение знака сигнала (7 Хв} за интервал реализации О. Поэтому на выходах регистра 17 блока 5Л, (I1,К) (выходах 18.1-18.К) формируется число нулей 1-го порядка Di, которое сохраняется на этих выходах в течение следующего интервапа реализации.

В конце интервала реализации В! по импульсу с выхода переполнения счетчика 3 триггер 4 переключается в нулевое состояние и сигнал с его выхода, поступающий на управляющий вход мультиплексора 1, переводит последний в положение, при котором на вход блока 2 центрирования поступает второй аналоговый сигнал хг(т). Поэтому в этом интервале реализации С4 при помощи блоков 5.1 — 5.К производится определение числа нулей первого — К-ro порядков (Di()} (г) (! = 1,K), соответствующих центрированному входному сигналу xz(t).

В следующем интервале реализации в блоках 5.I (I= 1,К) повторяется обработка входного аналогового сигнала х1(т), поэтому на выходах 18.I блоков 5.i формируются чередующиеся последовательности нулей первого и второго входных сигналов (Di } и (0i }, (i = 1,К) сохраняющиеся на этих выхог дгх в течение следующего интервала реализации.

Последовательности (О()} или (0 ()} поступают на первые и вторые информационные входы блоков 6Л и-6. ()+1) (i=1 Ê-1), причем на первые информационные входы блока 6.1 поступает значение числа нулей

D> )или Di ) . Скорость роста числа нулей

)-ro порядка (i=1,Ê вЂ” 1) определяется как разность числа нулей ()+1)-го и i-го порядков, значения которых поступают на первые и вторые входы вычитателей 19: Я(.) =Di() — D — ", S =1,2.

Для скорости роста числа нулей первого порядка имеем ЛО () = 01(), поскольку в блоке 6.1 отсутствует первый вычитатель 19.

Последовательность значений скоростей роста числа нулей (ЛЭ()}(1=1,К) стробируется по импульсам с выхода перес

1695493 полнения счетчика 3 интервала реализации в буферных регистрах 21 блоков 6Л. Благодаря последовательной смене значений (oi ) на (О " ) на входах и выходах регистра

21 присутствуют значения скоростей роста р(1) др(2) (gg(2 )

ЛО,() ), поступающие на входы второго вычитателя 20. На его выходах формируется разность сигналов на его первых и вторых входах h 9(" ) - h DI(При помощи выделителя 22 выделяется абсолютное значение укаэанной разности

I Ь IQ(" ) - Л Ы ) 1, которое сравнивается элементом 23 сравнения с доверительным интервалом д Ц для значения скоростей Iго порядка, которое поступает на вторые выходы элемента 23 с входов 24 сравнения вычислительного блока 6.1. При выполнении условия д n, > I O (" ) - a j:>(2 ) I, т.е. если разность скоростей роста числа нулей i-го порядка первого и второго сигналов меньше доверительного значения для данной скорости, то на выходе элемента 23 сравнения формируется сигнал логичес.кой единицы, в противном случае — сигнал логического нуля.

Последовательность доверительных значений (69} (I =Я задает расстояние между входными сигналами, поэтому при выполнении условия (1) и при наличии импульса с выхода переноса счетчика 3 на выходе элемента И 7 формируется сигнал логической единицы, поступающий на выход 29 фильтра и сигнализирующий о совпадении входных сигналов x1(t) и x2(t) с точностью до заданного расстояния (д P } .

В следующем интервале реализации производится сравнение скоростей роста числа нулей сигнала х2() относительно х1(1), т.е, снова проверяется расстояние между указанными сигналами с помощью соотношения: д Р > Р(2) (1) и цикл работы фильтра повторяется, Формула изобретения

Цифровой фильтр по авт.св. ¹ 1568213, отличающийся тем, что, с целью расширения функциональных возможностей за счет определения соответствия двух входных сигналов на интервале реализации с точностью до заданного расстояния между ними, в фильтр введены мультиплексор, счетный триггер, элемент И и (К+1)-й — 2К-й

5 вычислительные блоки, (К+1)-й вычислительный блок содержйт вычитатель, выделитель модуля, элемент сравнения и буферный регистр, выходы которого подключены к первым входам вычитателя, выходы которого

10 через выделитель модуля соединены с первыми входами элемента сравнения, каждый из (К+2)-ro — 2К-го вычислительных блоков содержит первый и второй вычитатели, буферный регистр, выделитель модуля и эле15 мент сравнения, выходы первого вычитателя соединены с первыми входами второго вычитателя и информационными входами буферного регистра, выходы которого подключены ко вторым входам второго

20 вычитателя, выходы которого через выделитель модуля соединены с первыми входами элемента сравнения, вторые входы вычитателя и информационные входы буферного регистра (К+1)-ro вычислительного блока

25 объединены с первыми входами первого вычитателя (К+2)-го вычислительного блока и подключены к выходам первого вычислительного блока втооые входы первого вычитателя (К+Я-го {j

=2,K — 1) и первые входы первого вычитателя

30 (K+j+1)-ro вычислительных блоков подключены к выходам j-го вычислительного блока, вторые входы первого вычитателя 2К-го вычислительного блока подключены к выходами -ro вычислительного блока, вторые

35 входы элементов сравнения (К+1)-ro-2K-го вычислительных блоков являются соответственно первыми — К-ми входами сравнения фильтра, тактовые входы буферных регистров (К+1)-го — 2K-го вычислительных блоков объединены с первым входом элемента И и входом счетного триггера и подключены к

: выходу счетчика интервала реализации, выход счетчика триггера соединен с управляющим входом мультиплексора, первый и второй информационные входы которого являются одноименными входами фильтра, выход мультиплексора соединен со входом блока центрирования, выходы элементов сравнения (К+1)-го-2К-го вычислительных

50 блоков подключены к соответствующим входам элемента И, выход которого является выходом индикации фильтра.

1695493

Составитель О. Ревинский

Редактор Т. Орловская Техред М.Моргентал Корректор М, Демчик

Заказ 4172 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101