Устройство для управления вычислительной системой

 

Изобретение относится к вычислительной технике и может быть использовано для управления многопроцессорной вычислительной системой. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения решения в вычислительной системе задач , граф связей которых зависит от данных, т.е. имеет условные переходы. Поставленная цель достигается тем, что в устройство, содержащее массив триггеров, блок определения номера задания, блок выбора готовой к решению задачи, блок загрузки процессоров и блок выбора завершившейся задачи, введены блок управления, блок памяти , блок определения номера задачи, мультиплексор, группа элементов И. 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4731791/24 (22) 27.06.89 (46) 23,12.91. Бюл. ¹ 47 (71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте, им, В.Д, Калмыкова (72) О,Б,Макаревич, А.Г.Чефранов, А,В,Каляев и Л,К.Бабенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 716043, кл, 6 06 F 15/20, 1980.

Авторское свидетельство СССР

¹ 1037267, кл, G 06 F 15/20, 1982. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМОЙ

Изобретение относится к- вычислительной технике и может быть использовано для управления многопроцессорной вычислительной системой.

Целью изобретения является расширение функциональных возможностей устройства эа счет обеспечения решения в вычислительной системе задач, граф связей которых зависит от данных, т.е. имеет условные переходы.

На фиг. 1 представлена обобщенная структурная схема устройства; на фиг. 2— структурная схема блока определения готовности задач к решению; на фиг, 3 — схема блока управления; на фиг. 4 — схема блока определения номера задачи; на фиг. 5 — схема логического блока; на фиг. 6 — структурная схема блока связи с процессорами; на фиг. 7 — схема блока загрузки процессоров;

„, SU, 1700556 А1 (si>s G 06 F 9/46, 15/16, 15/419 (57) Изобретение относится к вычислительной технике и может быть использовано для управления многопроцессорной вычислительной системой. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения решения в вычислительной системе задач, граф связей которых зависит от данных, т.е. имеет условные переходы. Поставленная цель достигается тем, что в устройство, содержащее массив триггеров, блок определения номера задания, блок выбора готовой к решению задачи, блок загрузки процессоров и блок выбора завершившейся задачи, введены блок управления, блок памяти, блок определения номера задачи, мультиплексор, группа элементов И, 8 ил. на фиг. 8 — схема блока выбора завершившейся задачи.

Устройство для управления вычислительной системой (фиг. 1) содержит блок 1 определения готовности задач к решению, () блок 2 связи с процессорами. Входы 3-7 С) устройства являются соответственно входа- (у ми "Сброс" и признака "Принять данные", у

"Исходные данные", признаков "Конец данных" и "Запуск", выходы 8 и 9 устройства являются соответственно выходами признаков "Разрешить ввод данных" и "Конец работы", выходы 10 — 12 блока 1 являются а соответственно выходами признаков "Информация принята" и "Есть задача", "Номер задачи", входы 13 — 15 блока 1 являются соответственно входами признака "Завершение задачи", информации завершившейся задачи, признака "Задача назначена", выход 16 блока 1 — "Сброс", входы 17 — 19 блока

1700556

2 являются соответственно входами признаков "Информация принята" и "Есть задача", "Номер задачи", выходы 20-22 блока 2 являются соответственно выходами признака "Завершение задачи", информация о завершившейся задаче и признака "Задача назначена", вход 23 блока 2 — "Сброс", входы 24 и 25 устройства являются соответственно входами "Занятость процессоров" и информации. о завершившейся задаче, выходы 26 и 27 устройства являются соответственно выходами "Номер задачи" и признака "Информация принята".

Блок 1 определения готовности задач к решению (фиг, 2) содержит блок 28 управления, массив 29 триггеров, блок 30 определения номера задачи, блок 31 памяти, блок 32 выбора готовой к решению задачи, мультиплексор 33, группу элементов И 34.

Блок 28 управления (фиг. 3) содержит элементы И 35 — 48, элементы ИЛИ 49-59, элементы НЕ 60 и 61, триггеры 62 — 66, регистр 67, узел 68 сравнения, элементы 6976 задержки. декодер 77, Блок 30 определения номера задачи (фиг.

4) содержит элементы.И 78 — 82, элементы

ИЛИ 83 и 84, элементы НЕ 85, триггеры 86, кодер 87, Блок 31 памяти (фиг. 5) содержит блок управления 88, группу элементов И 89, запоминающее устройство 90, сдвиговый регистр 91, группу элементов ИЛИ 92.

Блок 2 связи с процессором (фиг. 6) содержит блок 93 загрузки процессоров и блок 94 выбора завершившейся задачи.

Блок 93 загрузки процессоров (фиг. 7) содержит элементы И 95 — 98, элемент ИЛИ

99, элементы Н Е 100.

Блок 93 выбора завершившейся задачи (фиг, 8) содержит элементы И 101, 102, элементы ИЛИ 103, элемент 104 задержки, распределитель 105 импульсов.

Устройство работает следующим образом, Перед началом работы на вход 3

"Сброс" устройства подается единичный сигнал, который устанавливает в начальное состояние блок 1. Сигнал "Сброс" с выхода

16 блока 1 передается на вход 23 блока 2 и также устанавливает его в начальное состояние, На выходе 9 "Конец работы" устройст ва появляется единичный потенциал и ему передаются исходные данные, содержащие информацию, необходимую для определения готовности устройства к решению взаимосвязанных задач, информацию об изначально готовых к решению задачах и информацию о финальной задаче, переход которой в состояние готовности к решению

55 сигнализирует о необходимости завершения вычислительного процесса, Так как в рассматриваемом нами случае граф частной реализации процесса не предопределен заранее, а напротив, передачи управления зависят от передаваемых задачам данных, то переход задачи в состояние готовности к решению определяется значением истинностной функции готовности, связанной с этой задачей. В случае решения пакета из и взаимосвязанных задач функция готовности p i-й задачи, = 1, и является булевой функцией и аргументов, единичное значение J-го аргумента свидетельствует о получении управления от j-й задачи, j = 1, и.

Таким образом, среди исходных данных, заносимых в устройство, должны быть и программы вычисления соответствующих функций готовности.

Занесение данных в устройство производится следующим образом.

При появлении на входе 4 устройства признака "Принять данные" и на выходе 9 признака "Конец работы." анализируются два разряда входа 5 устройства и вычисляется, что передается устройству: номер финальной задачи, исходные данные о готовности задач или программа определения функций готовности, на выходе 9 устройства появляется нулевой потенциал, запрещающий обращение к устройству. Если передается номер финальной задачи или информация о первоначально готовых к решению задач, то эта информация считывается из соответствующих разрядов входа 5 устройства, и на выходе 9 устройства появляется единичный потенциал, разрешающий очередное обращение к устройству.

Если же должна передаваться программа вычисления функций готовности, то на выходе 3 устройства появляется единичный потенциал, разрешающий передачу на устройство кодов программы.

По завершению передачи кодов программ на входе 6 устройства появляется единичный сигнал, который при единичном потенциале на выходе "Разрешить ввод данных" воспринимается, и на выходе 8 устройства появляется нулевой потенциал, а на выходе 9 — единичный потенциал, разрешающий очередное обращение к устройству. После занесения исходных данных устройство запускается, при этом на выходе

9 устройства появляется нулевой потенциал, а на выходе 10 блока 1 — единичный потенциал. Затем в блоке 1 определяется готовая к решению задача с минимальным номером, и на выход 11 передается единичный сигнал о появлении готовой задачи, а на выход 12 поступает ее номер, 1700556

10 задаче

Сигнал с выхода 11 блока 1 поступает на вход 18 блока 2. Блок 2 анализирует информацию на входе 24 и выясняет, есть ли свободные процессоры. Если. свободные процессоры имеются, то номер готовой к решению задачи передается с входа 19 блока 2 на свободный процессор с минимальным номером через выход 26, при этом на выходе 22 появляется единичный сигнал, свидетельствующий о том, что номер готовой задачи передан процессору. Единичный сигнал с выхода 22 блока 2 поступает на вход 15 блока 1, при этом устанавливается нулевой потенциал на выходе 11 блока 1, и блок 1 приступает к выделению очередной готовой к решению задачи.

По завершении решения задачи на каком-либо из процессоров номер задачи и битовый массив, представляющий последователей данной задачи (! íà i-м месте означает передачу управления 1-й задаче), передаются на соответствующие разряды входа 25 устройства. Блок 2 выбирает одну задачу из завершившихся и при единичном потенциале на выходе 10 блока 1 выставляет на выходе 20 блока 2 единичный потенциал, свидетельствующий о появлении завершившейся задачи, а информация о завершившейся задаче подается на выход 21.

Информация о завершившейся задаче проходит в блок 1 через вход 14, а на выходе 10 появляется нулевой потенциал.

B блоке 1 фиксируется информация о последователях завершившейся задачи, после чего проверяется состояние готовности задач, последователей завершившейся задачи. При выявлении готовой задачи, не являющейся финальной, на выходе 11 блока 1 появляется единичный потенциал, а на выходе 12 — номер готовой к решению задачи — последователя; если готова к решению финальная задача, то устройство прекращает работу, а на выходе 9 появляется единичный потенциал, Сигнал с выхода 11 блока 1 поступает на вход 18 блока 2, а номер готовой к решению задачи с выхода 12 блока 1 поступает на вход 19 блока 2. При наличии свободных процессоров, информация о которых поступает на вход 24, номер готовой задачи передается свободному процессору с минимальным номером по соответствующим разрядам выхода 26, а на выходе 22 блока 2 появляется единичный сигнал, свидетельствующий о назначении готовой задачи. . Единичный сигнал с выхода 22 поступает на вход 15 блока 1, при этом устанавливается нулевой потенциал на выходе 11 блока 1, а блок 1 приступает к определению очередной готовой к решению задачи. Если

55 уже проанализирована готовность всех задач — последователей завершившейся, то на выходе 10 блока 1 появляется единичный потенциал, поступающий на вход 17 блока

2, инициирующий выдачу сигнала по одному из разрядов выхода 27 соответствующему процессору о том, что информация о завершившейся на нем задаче устройством управления обработана, и он может приступать к выполнению окончательных действий по завершению задачи, после чего перейдет в состояние "Свободен". Затем, блок 2 приступает к выделению на входе 25 информации об очередной завершившейся

Формула изобретения

Устройство для управления вычислительной системой, содержащее блок определения готовности задач к решению, состоящий из массива триггеров и блока выбора готовой к решению задачи, и блок связи с процессором, состоящий из блока загрузки процессоров и блока выбора завершившейся задачи, причем вход "Занятость процессоров" устройства является одноименным входом блока загрузки процессоров, выход кода номера задачи которого является одноименным выходом устройства, вход информации о завершившейся задаче которого является одноименным входом блока выбора завершившейся задачи, вход признака "Информация принята" которого является одноименным входом устройства; о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения решения в вычислительной системе задач, граф связей которых зависит от данных, то есть имеет условные переходы, в блок определения готовности задач к решению введены блок управления, блок определения номера задачи, блок памяти, группа элементов И и мультиплексор, причем выход признака "Задача назначена" блока загрузки процессора соединен с одноименным входом блока выбора готовой к решению задачи, выход признака "Есть задача" которого соединен с одноименным входом блока загрузки процессора, вход кода номера задачи которого соединен с одноименным выходом блока выбора готовой к решению задачи, выход признака "Информация принята" блока управлен1я соединен с одноименным входом блока выбора завершившейся задачи, выход признака завершения задачи которого соединен с одноименным входом блока управления, выход сброса которого соединен с одноименными входами массива триггеров, блока памяти, блока определения номера

1700556 задачи, блока выбора готовой к решению задачи и блока выбора завершившейся задачи, вход информации о завершившейся задаче соединен с первым информационным входом мультиплексора, поразрядно с первыми входами элементов И группы и информационным входом блока определения номера задачи, выход кода номера задачи которого соединен с вторым информационным входом мультиплексора и входом кода номера задачи блока управления, выход признака разрешения которого соединен с управляющим входом мультиплексора, выход которого соединен с первым информационным входом массива триггеров, второй информационный вход которого соединен с выходами элементов И группы, вход

"Сброс" устройства являегся одноименным входом блока управления, выход признака

"Конец работы" которого является одноименным выходом устройства, вход признака "Принять данные" которого является одноименным входом блока управления, выход признака "Разрешение ввода" которого соединен с входом блока памяти и является одноименным выходом устройства, вход признака "Конец задачи" которого является одноименным входом блока управления, выходы признаков "Чтение строки и запись столбца" которого соединены соответственно с одноименными входами массива триггеров, информационный выход

5 которого соединен с первым информационным входом блока памяти, второй информационный вход которого является входом исходных данных устройства и соединен с информационными входами блока выбора

10 готовой к решению задачи и блока управления, выход признака "Принять данные" которого соединен с одноименным входом блока определения номера задачи, выход признака "Наличие задачи" соединен с од15 ноименным выходом блока выбора, выходы признаков "Разрешение" и "Запуск" соединены соответственно с одноименными входами блока выбора готовой к решению задачи и блока памяти, выход признака "Pe20 зультат" которого соединен с одноименными входами блока управления, блока определения номера задачи и блока выбора готовой к решению задачи, информационный выход блока памяти соединен с входа25 ми результата блока управления и блока выбора готовой к решению задачи, вход "Запуск блока выбора" которого соединен с одноименным выходом блока управления.

1700556

Ф

1700556

1700556

2б

zz

21

27

Фиг.б

1700556

Составитель Б.Резвин

Редактор О,Хрипта Техред IVI.Ìoðãåí Tàë Корректор З,Лончакова

Заказ 4468 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101