Устройство корректировки фазы для схем синхронизации

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики,телемеханики, вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, дополнительных импульсных сигналов. Целью изобретения является повышение быстродействия устройства . Поставленная цель достигается тем, что в устройство, содержащее многофазный генератор 1 импульсных сигналов. первый 2, второй 3, третий 4 и четвертый 5 синхронные D-триггеры, первый элемент ИЛИ 10, входные 24 и 25. а также выходную fe VJ О О О CJ vj

СОн)3 CCIBETCK 1Õ

СС ПИЛ.1ИС ТИЧГ СКИХ

РЕСПУБЛИК (5п5 Н 03 К 19/096. 5/135

ГОСУДАРСТВЕН(ЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Зов

0."."..")! нЖ".:.4БЛИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

4 ,О (О (д

1 ю

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4766036/21 (22) 07.12.89 (46) 1501 92 Бюл N. 2 (71) Научно-производственное объединение

Энергия (72) A,Á,Ëàâðèùåâ (53) 621.373(088.8) (56) Командровская И,А. и др. Основные устрсйСТ: ЗЛЕКТрОНнЫХ Вь.ЧИСЛИТЕЛЬНЫХ Машин и ычислительных систем, М.;

Статистика, 1975. с. 69, рис. 4.4 и с. 69, рис.

4.3.

2. 11Ф.732.7012-0А5 ТО. Техническая документация. НПО: Энергия, 1987. с. 35, 36, 37 и 40. (54) УСТРОЙСТВО КОРРЕКТИРОВКИ ФАЗЫ ДЛЯ СХЕМ СИНХРОНИЗАЦИИ Ы „1706037 А1 (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, телемеханики, вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, дополнительных импульсных сигналов. Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в устройство, содержащее многофазный генератор 1 импульсных сигналов. первый 2, второй 3, третий 4 и четвертый 5

Г 1 си хрочные D триг,еры, первыи элемент

ИЛИ 10, входные 24 и 25, а также выходную

1706037

10

25

40 шину 27, дополнительно введены второй 11 и третий 12 элементы ИЛИ, пятый 6, шестой

7, седьмой 8 и восьмой 9 синхронные D-триггеры, первый 13, второй 14 и третий 15 элементы И, счетчик 16 импульсов, формирователь 17 импульсных сигналов, элемент 18 ИСКЛЮЧАЮЩЕЕ ИЛИ, первый

19, второй 20, третий 21, четвертый 22 и пятый 23 элементы задержки и дополнительная шина 26 установки устройства в исходное состояние. Эффект от использования

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, телемеханики. вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, допо7нительных импульсных сигналов.

ЦЕль иэобрЕ.Ения — пОвышЕниЕ быетрОдействия устройства, На фиг.1 представлена функциональная схема устройства; на фиг.2 — временные диаграммы его работы.

Устройство корректировки фазы для схем синхронизации содержит многофазный генератор 1 импульсов, первый 2, второй 3, третий 4, четвертый 5, пятый 6, шестой 7, седь Ой 8 и восьмой 9 синхронные D-триггеры первый 10. второй 11 и третий 12 элементы ИЛИ, первый 13, второй 14 и третий 15 элементы И реверсивный счетчик 16 импульсов; формирователь 17 импульсных сигналов элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18; переый 19. второй 20, третий 21, четвертый 22 и пятый 23 элементы задержки сигна7а первую 24 и вторую 25 входне ши ны устройстеэ, шину 26 установки его исходного состояния и выходную шину 27, Прямой выход первого синхронного 0триггера 2 подк,7ючен к управляющему входу третьего синхронного 0-триггера 4, тактовый вход и ВХОД Обну7ения KQTopoTo подключены соответственно к первому и второму выходам многс1азного генератора

1 импульсое, а прямо еь. ход — к первому входу первого э- та,1 „110 и обнуляющему входу I7e;.:;o си .-Соного 0-триггера 2. Прямой рь Од I: T...OOI-O синхронного

0-триггера 3;.-,д 7I e.I . упоаеляющему входу четвер;:г:;...,; -с D-триггера 5, устройства корректировки фазы для схем синхронизации заключается в том, что импульсы, поступающие на входы устройства, не ",.ривязываются во времени к тактовым импульсам, а с минимальной задержкой подаются на выход устройства. В данном случае задержка составляет суммарное время эадерхкки распространения сигнала в двух логических элементах с простой структурой (элементы И 14 и ИЛИ 11, либо И 15 и ИЛИ

11). 2 ил тактовый вход и вход обнуления которого подключен соответственно к третьему и четвертому выходам м стофазного генератора

1 импульсов, а прямой выход — к второму

Вхаду oepeCIO Э7Емвнта ИЛИ 10 и к Обнуляющему входу второго синхронного D-триггера 3. Прямой выхсд седьмого синхронного

D-триг;ера 8 соединен с управляющим входом восьмого синхронного 0-триггера 9, тактоеый вход и вход обнуления которого

ПОДЕЛЮ ЕНЫ СОСтВЕтетвЕННО К ПЯТОМУ И ШЕстсму выходам л ногофазно о генератора 1 им ульсов, а прямой выход — к третьему входу первого элемента ИЛИ, обнуляющему входу седьмого синхронного D-триггера 8 и уг.„"авляющел<у входу реверсивного счетчика 16 импульсое, соединенного тактовым входом через пятый элемент 23 задержки с выкодом первого э7емента ИЛИ 10, а обнуляющим входом — с шиной 26 исходного

СОСТОЯНИЯ УСтРОйетва. ВЫХОД ПОСЛЕДНЕГО разряда счетчика 16 и;. пульсов через последовательно соединенные первый элеме» т И

13 и формирователь 17 импульсных сигналов подключен к первому входу aToporo элемента ИЛИ 11, обье.;, ненного по выходу с тактовым входом седьмого синхронного 0триггера 8 и выходной шиной 27 устройства.

Второй вход второго э. емента ИЛИ 11 подключен к выходу в-орого элемента Y 14 и через первый элемент задержки 19 — к тактовому входу пятого синхронного D-григгера 6, инверсный выход которого соединен с первым входом третьего элемента И 15 Третий вход второго элемента ИЛИ 11 подключен к выходу третьего элемента И 15 и через второй элемент задержки 20 — к тактовому входу шестого синхронного 0-триггера 7, инверсный выход KOTcpofo соединен с первым входом второго элемента И 14. Второй вход второго элемента И 14 обьединен с тактовым входом первого синхронного Dтриггера 2, первой входной шиной 24 и первым входом элемента ИСКЛЮЧАЮЩЕЕ

170РЛ7

ИЛИ 18, второй вход которого подключен к второму в оду третьего элемента И 15, тактовому входу a oporo синхронного D-триггера 3 и второй Входной шине 25 устрой тва, а выход — к управляющему входу шестого сичхронного D-триггера 7. Прямые выходы 5 пятого 6 и шестого 7 синхронных D-триггеров, обнуляющие входы которых объединены с выходом четвертого элемента 22 задержки, соединены соответствнено с вторым и первым входами третьего элемента 10

ИЛИ 12, подключенного выходом через третий элемент 21 задержки к второ лу входу первого элемента И 13 и входу четвертого элемента 22 задержки. При этом управляющие входы первого 2, второго 3, пятого 6 и 15 седьмого 8 синхронных D- риггеров обьединены с шиной един 1чного потенциала устройства, Многофазный генератор 1 должен фэр- 20 мирсвать шесть тактовых последовательностей. поступающих с первого — шестого выходов. Распсложечие тактов Вс времени должHO ссстВетстBОRýTb HсмppаM ВыхОдОВ мно,:азного гечерат ра 1. Так, такт с вто- 25 рсгс =ь ода генерате;а дол;.ен сл довать после т.кта с первого В |хсда Выхода, но пееед тактом с третьего выхода v т,д. В устройстве всзмс:.;но сокращ чие длительности дефсрмирсвывэемых vìïó.;üññü на 30 вреьля не больше чем 1 5 пер; сд rногс| „".çНОГО ЕНЕРатСРа, ГОЗтОМУ rl "РИОД т,КтОВ должен бы ь I:В.,ыце че|.", дс "ус: на д L1тельность обраба ывае,льх устройством импульсов в 1,5 раза, 35

В качестве формирователя 17 импульсных сигналов мо кет бь ть испс1ьзсван любой фсрь.ирсьаTель и . и львов Длительностью соответствующем длительности входных сигналов устройства пс положи- 40 тельному перепаду управляющего Воздействия.

Входящие в устройство элементы 19-23 передают сигнал (высокий уровень) с входа на выходе с задержками Т1-Т5 соответст- 45 венно, при снятии высокого уровня с входа на Вь!ходе поягляется низкий уровень без э-„ ки. П и этом времена Т1-Т5 определяются; выражений

7,„> Т» 7гз + 718 + 7т . где 7„— длительность входных импульсов устройства; ггз — минимально необходимое время 55 опережения сигнала на управляющем входе шестого триггера 7 относительно появления рабсчегс фронта на его тактовом Входе;

718 — время задеож| 1 распссстранения сигнала в элементе ИСКЛ ЮЧА10ЩЕЕ ИЛИ !

8;

7т — Время задержки срабатывания шестого триггера 7 по тактовому входу;

7ex > Т2 > 723 + 718 — 715 где 715 — время задержки распространения сигнала в элементе И 15;

ТЗ > 7вх + 7я — 7ц1 1 3 где 7П вЂ” минимально возможчая пауза между входными импульсами на входе устройства;

7"„ )" — минимальная задержка распространения сигнала в одной из двух цепей Ц1, где первая цепь: первый элемент 19 задержки, пять:й 01-триггер 6, элементы ИЛИ 12, И 13 и формирователь 17; вторая цепь: второй э-емент 20 задержки, шестой Dvтригrep 7. элементы ИЛИ 12, И 13 и формирователь 17; тцт — максимальная задержка распрО с1ранения с1гнала в одной из двух цепей

Ц1;

Т! 713 + 717 7чг гдЕ 712 — ЗЭДЕржка рае рОСтранвния Сигнала В ЭлЕмЕн-, И 13;

71 — бь стрсдействие формирователя 17 импульсных сигналсв;

r,,.I" — мичи лальная задержка распространения сигнала в одной из двух ценней Ц2, где первая цепь: пятый D -триггер 6, элемент И 15 и вторая цепь: шестой Dr-триггер

7, элемент И 14;

7g" — максимальное время распространения сигнала в одной из двух цепей Ц2;

718 710 < Т5 <71 — 2 710 где 715 — минимально необходимое время опере; ения сигнала на управляющем входе счетчи ка 16 относительно поя вл ения рабочего фронта на его тактовом входе;

71G — время задержки распространения сигнала в элементе ИЛИ 1О;

71 — 2 — время разности фаз между нечетным и четным выходал и многофазного генератора 1.

Устройство работает следующим образом.

После подачи на устройство питания на входную шину 26 установки исходного со1706037 увеличивается на единицу

Рассмотрим случай, когда пеРвый импульс поступает с прямого выхода восьмого

55 стояния должен быть подан импульс длительностью не менее, чем 1,4 периода многофазного генератора 1. Этот импульс удерживает счетчик 16 в нулевом состоянии до конца обнуления первого — четвертого и седьмого — восьмого Ог - триггеров, причем в случае, если они после включения оказались в единичном состоянии. По прошествии врел1ени, равного суммарной длительности задержки трегьего 21 и четвертого 22 элементов задержки. пятый 6 и шестой 7 триггеры обнуляются, если при включении устройства они установились в единичное состояние. После этого устройство устанавливается в исходное состояние и готово к работе.

В случае прихода на первый вход 24 устройства входной импульс через второй элемент И 14 и второй элемент ИЛИ 11 поступает на выход устройства с минимальной задержкой. С выхода BTopol o элемента

И 14 через первый элемент 19 задержки этот импульс поступает на тактовый вход пятого D-триггера 6 и переводит его в единичное сосгоян 1е. В результате низкий уровень с инверсного выхода триггера 6 поступает на первый вход третьего элемента И 15 и запре.цает прохождение импульса, в случае его прихода с второго входа 25 устройства на его выход. Импульс, пришедший на первый вход 24 устройства, также поступает на тактовый вход первого 0триггера 2 и с выхода второго элемента ИЛИ 11 — на тактовый вход седьмого Dтриггера 8, в результате чего эти триггеры .переводятся в едини ное состояние. С выходов третьего 4 и восьмого 9 D-триггеров на первый и третий входы первого элемента

ИЛИ 10 поступает по одному импульсу, которые через первый элемент ИЛИ 10 и пятый элемент задержки 23 последовательно поступают на тактовый вход счетчика 16.

Если первым поступает импульс с третьего

0-триггера 4, то счетчик 16 переводится в состояние "Минус один" (нулевой уровень на управляю цем входе воспринимается как команда на вычитание). В случае, если первым поступает импульс с прямого выхода восьмого 0-триггера 9, то он вначале попадает на управляющий вход счетчика 16 и только затем через первый элемент ИЛИ 10 и пятый элел1ент задержки 23 на его тактовый вход. При этом состояние счетчика 16

0-триггера 9, т е. вначале счетчик 16 устанавливается в состочние Один", э затем ил1пульсом с выкода трегьего D-триггера— вновь в состоян. е " 1 ль". Следовательно, 5

50 состояние старшего разряда счетчика 16 не изменяется и низкий уровень с выхода счетчика 16 присутствует на первом входе первого элемента И 13. Высокий уровень с прямого выхода шестого D-триггера 6 поступает через третий элемент ИЛИ 12 и третий элемент задержки 21, задержавшись на последнем на время ТЗ, на второй вход закрытого элемента И 13 и через четвертый элемент задержки 22 — на обнуляющие входы пятого 6 и шестого 7 синхронных 0-триггеров.

Таким образом, спустя время, равное минимальному периоду для импульсов, поступающих на выход устройства (определяется третьим элементом 21 задержки), пятый 0-триггер 6 обнуляется, третий элемент И 15 открывается, и все устройство B

ИСХОДНОМ СОСТОЯНИИ, В случае прихода импульса на второй вход 25 устройства Ггустройство находится в исходном состоянии) 0HQ срабатывает аналогично тому. как оно срабатывает от ил1пульсов на первом входе 24. Импульс через третий элемент 11 15 и второй элемент ИЛИ

11 с максимальным быстродействие поступает на выход устройства. С выхода третьего эл мента И 15 через второй элемент задержки 20 эгот импульсный сигнал поступает на тактовый вход шестого 0-триггера 7 (в этот мол1ент на информационном входе триггера 7 присутствует высокий уровень с выхода элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 18) и переводит шестой D-триггер 7 в единичное состо н е. Низкий уровень с инверсного выхода этого триггера поступает на первый вход второго элемента И 14 и запрещает пропускание импульса (в случае его прихода) с I;epeoI.o входа 24 устройства на его выход 27.

Импульс. пришедший на второй вход устройства, также поступает на тактовый вход второго D-григ ра 3 и с выхода второго элемента ИЛИ 11 — на тактовый вход седьмого 0-триггера 8, в результате чего эти триггеры оказываются переведенл .1ми в единичное состояние. С выхода чет ертого

5 и восьмого 9 триггеров на второй третий входы первого элемента ИЛИ 10 поступает

ПО ОДНОМУ ИМПуЛЬСу. ВЫСОКИЙ ypaeeHb С ВЫхода шестого триггера 7 поступает на третий элемент ИЛИ 12, а дальше устройство сработает аналогично тому, как оно срабатывало по приходу импульса на первый вход. После обнуления шестого триггера 7 устройство приходит в исходное состояние.

В случае прихода импульса на закрытый вход устройства, например на второй (т.е. импульс, пришедший до этого на первый

1706037

5

10 вход устр йства, перевел пятый D-триггер 6 в единичное состояние и низкий уровень на первом входе перекрыл третий элемент И

15), этот импульс не проходит через третий элемент И 15, а поступает только на тактовый вход второГо D-триггера 3. В результате с выхода четвертого триггера 5 на второй вход первого элемента ИЛИ 10 поступает импульс, который, попав на счетный вход счетчика 16, переведет его в состояние."минус единица .В результате высокий уровень со старшего разряда счетчика 16 поступает на первый вход первого элемента И 13, После того, как третьим элементом задержки 21 выдержан минимальный пер с-., для импульсов, поступающих на выход yc ройства, высокий уровень с него поступае: на второй вход первого элемента И 13 и " него — на вход формирователя 17 импульсных сигналов, Импульс, сформированнь и формирователем 17, через второй элемент ИЛИ 11 поступает на выход устройства.

Таким образом, импульс, пришедший на второй вход 25 устройсГва во время сяедсв-i ..я импульса через первый его вход 24 или с иг -.ерва.;ом между импульсами менее минимально допустимого, задерживается для по1ребителя на минимально допустимое время и только затем формируется.

Сформироеаннь и ил пульс с выхода втсрого элемента ИЛИ 11 по тупает на тактовь. вход седьмого 0-тр" гера 8, с него— на инфсрационнь и вхсд во ьмoro D-триггера 9. Импульс, сформированный на выходе

D-триггера 9, поступает через первый элемент ИЛИ 10 и пятый элe÷eíò задержки 23 на счетнь и вход счетчика 16 и увеличивает

его состояние ка ед ницу. Б результате чего с«етчик 16 оказывается в нулевом состоянии.

Таким образом, в счетчике 16 проходит

"сравнение" количества импульсов, поступивших на входы устройства и вышедших на его выход. Высо ий уровень с выхода третьего элемента задержки через время задержки четвертого элемента 22 задержки пс,тупает íà R-входы пятого 6 и шестого 7

D-, ..Ггеров, в результате пятый D-триггер

6 обнулл ся, третий элемент И 15 открывается, и, таким образом, устройство оказывается в исходном состоянии. При этом четвертый элемент задержки 22 необходим для того, чтобы формирователь 17 запускался не позднее. чем откроется второй элемент И 14 или третий элемент И 15. Это обеспечивает запрет прохождения остатка (пачки) импульса, пришедшего на закрытый вход устройства.

B случае прихода импульса на закрытый пер .ый вход устройства оно срабатывает аналоГичнс.

Входные второй 14 и третий 15 элементы И управляются с выходов шестого 7 и пятого 6 D-Tðèrråðoâ соответственно, Эта схема управления выполнена несимметричной за счет введения в нее элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18. чтобы избежать одновременного срабатывания двух D-триггеров 6 и 7 в случае прихода импульсов на оба входа устройства одновременно (поступают на тактовые входы D-триггеров 6 и 7 с интервалом меньше времени срабатывания последних), и, таким образом, избежать сбой в работе всего устройства, В случае прихода импульсов на оба входа устройства одновременно на выходе элемента И СКЛ ЮЧАЮЩЕE ИЛИ 18 формирует" я низкий уровень напряжения и шестой D-триггер 7 не может перейти в единичное состояние. Первый элемент 19 задержки необходим для того, чтобы сместить Во времени момент срабатывания пятого 0-триггера 6 относительно момента срабатывания u!ec oro Dтриггера 7 во время переходного роцесса или наличия высокого уровня на -входе последнего (временные p«arpa,i ы возможных приходов импульсов на входы устройства на фиг.2: т14 — время срабатывания второго элемента И 14; tg— время срабатывания пятого D-тр;,rrepa 6

1 — временная граница срабатывания шестого С -триггера 7).

Так, В случае поздне с г pi .> ода vìпульса на первый вход 24 устройства по сравнению с вторым входом 25 устройства (случай А, фиг,2) на тактовый вход шестого

D-триггера 7 запускающий фронт приходит

B момент гд, когда на его информационном входе высокий уровень. Этот триггер переходит в единичное состояние и за рещает прохождение через второй элемент И 14 импульса с первого входа устройства. При этом пятый 0-триггер 6 не срабатывает, так как импульс с длительностью меньше времени задержки через элемент задержки не проходит.

В случае Б (фиг.2) запускающий фронт импульса на тактовый вход шестсго Э-триггера 7 поступает в момент тг, — момент переходного процесса на информационном входе последнего, Поэтому возможны два сл уча;.

1). Шестой D-триггер 7 переходит в единичное состояние и запрещает прохождение через второй элемент И 14 импульса с первого входа 14 устройства. При этом пятый 0 триггер 6 не срабатывает, 1706037

5

10 15 + 12 TtS T23.

2). Шестой D-триггер 7 нв переходит в единичнов состояние. При этом второй элемент И 14 остается открытым и пропускает на вход первого элемента задержки 19 импульс. который устанавливается пятый Отриггер 6 в единичное состояние.

Иэ случая 2 видно, что при таком совпадении параметров устройства и временном положении импульсов, поступивших на входы устройства, возможно увеличение длительности импульса, поступающего на выход устройства на время, равное

Поэтому Тг целесообразно выбирать близким к нижней границе допуска.

В случае В (фиг.2) запускающий фронт импульса на тактовый вход шестого триггера 7 поступает е момент, когда на информационном входе триггера 7 — низкий уровень и триггер остается в нулевом состоянии.

При этом второй элемент И 14 открыт и импульс с первого входа 24 устройства проходит на тактовый вход пятого триггера 6 и он переходит в единичное состояние.

В случае прихода импульса на закрытый ехсд устройства за время меньшее, чем период многофазного генератора 1, плюс время задержки на элементах цепочки— первый триггер 2; третий О-триггер 4; первый элемент ИЛИ 10, пятый элемент 23 задержки, счетчик 16; первый элемент И 13 (или цепочки: второй D-триггер 3, четвертый

D-триггер 5, первый элемент ИЛИ 10, пятый

-элемент задержки 13, счетчик 16, первый элемент И 13) до открытия этого входа счетчик 16 может не перейти в состояние "Минус единица", а в результате этого не срабатывает формирователь 17 импульсных сигналов. Открывшийся вход пропускает остаток импульса, т.е, импульс, прошедший через устройство, может быть укорочен на время, равное периоду тактоеания генератора 1, плюс время, вызванное задержкой на элементах одной из указанных цепочек (в зависимости от входа устройства), т.е. основная составляющая этой погрешности — период тактового генератора 1.

B случае, если импульс, пришедший на закрытый вход устройства, окончится послв открытия входного ключа элемента И (14 или 15), его "скол" может, пройдя через первый 19 или второй 20 элементы задержки. вызвать повторное срабатывание схемы управления (пятый О-триггер 6 или шестой Отриггер 7 будет переведен в единичное состояние). Это пр«водит к новой попытке запуска форм i;os ; ля 17 через время, равное мин. альве . у пс.оиоду для импуль15

55 сов, поступающих на выход устройства. Но, поскольку на выходе старшего разряда счетчика 16 низкий уровень, доформирование дополнительного импульса не происходит, Эффект от использования изобретения для схем синхронизации заключается в том, что импульсы, поступающие на входы устройства, не привязываются к тактовым импульсам. а это позволяет получить высокое быстродействие. Так, в данном устройстве импульсы от входа до выхода проходят через два логических элемента с простой структурой.

Формула изобретения

Чстройство корректировки фазы для схем синхронизации, содержащее первый и второй синхронные D-триггеры, входы управления которых обьединены с шиной единичного потенциала, а тактовые входы — с первой и второй входными шинами устройства соответственно, пря ой выход первого синхронного D-триггера,",одключен к управляющему входу, третьего синхроннс-о Dтриггера, тактовый и обнуляющий входы которого обьединены соотеетстенено с первым и вторым еыходами многофазного генератора импульсов, а прямой выход — с обнуляющим входом первого синхронного

О-триггера и первым входом элемента ИЛИ, соединенного вторым входом с обнуляющим входом второго и прямым выходом четвертого синхронного О-триггера, управляющий ех д которого подключен к прямому выходу второго синхронного 0триггера, а тактовый и обнуляющий входы соответственно к третьему и четвертому выходам многофаэного генератора импульсае, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство дополнительно введены пятый, шестой, седьмой и восьмой синхронные D-триггеры, первый, второй, третий, четвертый и пятый элементы задержки, формирователь импульсов, реверсивный счетчи импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий элементы ИЛИ. а также первый. второй и третий элементы И, первый вход первого из которых подключен к выходу последнего разряда счетчика импульсов, а выход через формирователь импульсов — к первому входу второго элемента. ИЛИ, второй вход которого соединен с выходом второго элемента И и через первый элемент задержки — с тактовым входом пятого синхронного D-триггера, инверсный выход которого подключен к первому входу третьего элемента И. соединенного выход с третьим входом второго элемента ИЛИ и через вто13

1706037

14 рой элемент задержки — с тактовым входом шестого синхронного D-триггера, соединенного инверсным выходом с первым входом второго элемента И, второй вход которого обьединен с первой входной шиной устройства и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенного вторым входом к второму входу третьего элемента

И и второй входной шине устройства, а выходом — к управляющему входу шестого триггера, прямой выход которого подключен к первому входу третьего элемента

ИЛИ, соединенного вторым входом с прямым выходом пятого синхронного D-триггера, а выходом через третий элемент задержки — с вторым входом первого элемента И. подключенным через четвертый элемент задержки к обнуляющим входам пятого и шестого синхронных О-триггеров, выход второго элемента ИЛИ соединен с выходной шиной с тактовым входом седьмого синхронного О-триггера, управляющий вход которого обьединен с управляющим

5 входом пятого синхронного D-триггера и шиной единичного потенциала, а прямой выход — с управляющим входом восьмого синхронного триггера, соединенного своими тактовым и обнуляющим входами с па10 тым и шестым выходами многофазнога генератора импульсов соответственно, а прямым выходом — с обнуляющим входом седьмого синхронного 0-триггера, третьим входом первого элемента ИЛИ и управляю15 щим входом счетчика импульсов, тактовый вход которого через пятый элемент задержки соединен с выходом первого элемента

ИЛИ, а обнуляющий вход- с шиной установки исходного состояния устройства.

1706037

/7ep8w

&од

A hvopai

Ю- АУ сюсоюго

Фд жФфзУ1

ЮачоУ

АМ С/МЮО

/ttPCIF//Fj30 апе э@У

ФаоУ лю//мы

m t1ф3о

Редактор M.Êåëåìåø

Заказ 204 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент, г. Ужгород, ул.Гагарина, 101

D-Щ эеол ювао

/поигмра

Юм.юУ имли

/ ЩФРф3Р

АоУ

//ep3gpg

anew юд дь/год лзигоюо

77jOOgP

Ю-АоУ и ссюого

/1 фо//жфРР

Юь/л У л вмри

А /оУ .)с778ло

l т язв д /оУ

/уя г ТОЙ

/rPLl4 РГ/оо

Вь//аУ

1/М . /77 7Ж

/ аиг ж

Юа хоУ

// Жчо

ЗА Р /. Жд

/7n///оГо

/ уъю ра

Составитель И.Тюленева

Техред М.Моргентал Корректор M.Пожо