Ретранслятор

 

Изобретение относится к технике связи и может использоваться в синхронных сетях обмена дискретной информацией. Цель изобретения - повышение достоверности регистрации путем двунаправленной ретрансляции. С этой целью в устройство введены блок 3 установки, корреляционный приемник 3, буферные регистры 4, 20, фазируемый делитель 5, блоки 6, 23 кодирования сигнала информации, смесители 8. 25, 26, блоки 9. 10. 24 формирования синхропоследователь

COl . 3 COBE Т К, "X

Ссцилчис ., 1ЕСКИх

РЕСПУБЛИК (51)з Н 04 В 7/14, Н 04 L 25/00

ГОСУДАРСТВЕЮ<ЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с

1 (2 1) 4750051/09 (22) 16.10.89 (46) 23.С1.92, Бюл. М 3 (71) Човосиб/рски! электро ехни4еский институт (7, Н,А "-,эд:р, Г.B.Беляев Л Г.Ивлев и

Б,Б.Сиволап

i53) б21.396. б(088,8)

Г56) Автор кое свидетельство СССР (944117, кл. Н 04 В 3/Зб... Ц2» 1707772 Al (54) РЕТРАНСЛЯТОР (57) Изобретение относится к технике связи и может использоваться в синхронных сетях обмена дискретной информацией. Цель изобретения — повышение достоверности регист- рации путем двунаправленной ретра нсл я ции.

С этой целью в устройство введены блок 3 установки, корреляционный приемник 3, буферные регистры 4, 20, фазируемый делитель 5. блоки 6, 23 кодирования сигнала информации, смесители 8, 25, 26, блоки 9, 1О, 24 формирования синхропоследователь1707772 ности, блок 11 выделения сигнала информации, согласующие трансформаторы 1, 14, 27, преобразователь 7, 15 сигнала, перемножитель 17, блок 18 памяти, управляемый генератор 19 частот, блок 21 управления памятью, интегратор 22, блоки 28 принятия решения, второй блок 29 передачи, регистр

Изобретение относится к радиотехнике и может и=пользоваться в синхронных сетях обмена дискретной информацией, системах навигации, связи и телеуправления, Цель изобретения — повышение достоверности ретрансляции путем двунаправленной ретрансляции.

На фиг. 1 изображена структурная электрическая схема предложенного ретранслятора; на фиг. 2 — схема управляемого генератора частот; на фиг. 3 — схема корреляционного приемника; на фиг, 4 — схема блока управления памятью.

Ретранслятор содержит первый cornsсующи: трансформатор 1, блок 2 установки. корреляционный приемник 3, первый буферный регистр 4, фазируемый делитель 5, первый блок 6 кодирования сигнала информ г и, первы ;оеобраэователь 7сигнал в. пеовый смеситель 8, втсрой блок 9 формирования синхропоследсвательчости, первый бло;, 1ä формирования ьи хропоследовате-ьност . блок 11 вы;,е.1ения сигнала информаци.. первый блок 2 передачи, второй 13, третий 14 согласующие трансформаторы, второй преобразователь = сигналов, блок

16 синхронизации, перемчажитель 17, блок

18 памяти, управляемы генератор 19 час-от, второй бу ерный регистр 20, блок 21 управления пак ятью, интегратор 22. второй блок 23 кодиро .ания сигна а информации, третий блок 2 формировани синхропоследовательности, третий смеситель 25, второй смеситель 26, четвертый согласующий трансформатор 27, блок 28 принятия решения. второй бгок 29 передачи, регистр 30 информации. генератор 31 опорных сигналов. Блок 16 синхронизации состоит из блока

32 синхронизации по фазе, блока ЗЗ синхронизации по ча:тоте, суммирующего блока 34, бг ока 35 синхронизации по задержке.

Управляемый генератор 19 состоит иэ задающего генератора 36, блока 37 добавления — исключения, делителя 38 частоты, формирователя 39 тактовых импульсов, формирователя 40 импульсов управления.

Корреляционный приемник 3 состоит иэ блока 41 управления памятью, блока 42 памя5

30 информации и генератор 31 опорных сигналов. При этом в ретрансляторе осуществляется синхронный корреляционный прием цифровой информации по прямому направлению ретрансляции, который обеспечивается работой блока синхронизации. 4 ил. ти, генератора 43 опорных сигналов. перемножителя 44, интегратора 45, решаю цего бло а 46, регистра 47 информации.

Блок 21 управления памятью состоит иэ формирователя 48 кода записи, распределителя 49 режимов, формирователя 50 кода считывания, коммутатора 51.

Ретранслятор работает следующим образом.

Рассмотрим теперь работу устройства в целом.

Информационный сигнал, состоящий из отрезков гармонических колебаний поступает на вход прямого направления ретрансляции и через согласующий трансформатор 1 подается на вход преобразователя 7. Преобраз«ватель 7 сигналов и рео бра эует гармонический сигнал в меандр. частота заполнения которого и Фаза соответствует гармочическому сиг;чалу, пришедшему на вход ретранслятсра. С одного выхода преобразсвателя

7 c rHan посгупает на блок 16 синхронизации, где используется для слежения за частотой, фазой и задержкой входчого сигнала (относительно опорных) Сигнал с другого выхода преобразователя 7 сигналов и поступает на первый вход блока 11 выделения сигнала информации, ма другой вход которо с подается сигнал с вылода блока 10. При с;.сжении по поб 2 сич „эпоследовательность снимается и обработзчный таким oáразом входной сигнал поступает на вход корреляционного приемника 3. Так как корреляционный приемник 3 работает с блоком

16 синхронизации и опорные сигналы обрабатываются синхронно и синфазно с входным сигналом, то корреляционная обработка осуществляется с высокой достоверностью. По тактовому импульсу принятая информация (сигнал) переписывается в буферный регистр. Сюда же записывается сигнал включ ния блока передачи,На передающей стороне прямого направления ретрансляции информация кодируется кодом на основе функций Уолша в блоке 6. куда она переписывается иэ буферного регистра 4. Параллельно в блоке 9 вырабатывается синхропоследовательность такая же как

17г17 772 и для приемной части прямого направления ретрансляции. В смгсителе 8 происходИт ПрЕОбраЗОВаНИЕ ПараЛЛЕ 1ЬнОГО кОда В последовательный, а в блоке 12 передачи— заполнение последовательно кода сигнала носителем информации -отрезками синусоидальных колебаний. При этом нужно учитывать, что все манипуляции с передаваемым сигналом (на передающей стороне прямого направления ретран "ляции) осуществл 1ются по сетке частот фазируемого делителя 5 с учетом начальной фазы. задасэемой блоком 2 vcTBHQBKH. Начальная фаза выставляется на блоке 2 как число в двоичном коде

Ha G новании изв-стной скорости pacllpooTРанЕНИЯ СИГНаЛа И РаоотОЯНИЯ OKOKBЧНОГ0 устройства (или следующего ретранслятора1 в обратном канале. При м информации по обратному каналу (его приемной частью) вс: можен с наилучшей достоверностью только при пргзильной установке начальной фазы н а бл:ке 2 уu TGHQB .и.

Еше до обьясчения работы обратного канала необходимо выделить особенность посгроения его функциональной схемы. HåООХОдИМО ОтМЕтИть, VTO ИСПОЛьэОВаНИЕ бЛОка 16 синхронизации в обратном канале при работе такового в прямом нежелательно, ибо в том с-iy a;., осли прямой и обратный качал работает от одного управ.;яемc —. геНЕРатоРа ЧаСтОт, тО П01.чав-:СЯ, что ПОДстройки, действующие в пня;.1ом àHattå, будут действовать и в обра ном каналe. Но

B0atëóùaþùèå процес.ы в них (шумы, пр. наличии. например дуплексного канала. но связаны между =обой. Поэтому блок 1б синхронизации будст ухудшать рэботу по приему информации в обра-,ном канале.

Особую трудность представляет обработка „-инхропоследовательности. В прямом канале при использовании блока 1б синхронизации известны границы сообщения и значит известно, где синхрс сследовательность снимать (в какой фазе). В обратном канале границы "ообщения неизвестны, и особенности и-.:строения схемы вытекают иэ этой неопределенности. Схема должна позволить: снять синхропосле,".овательность в какой-то фазе сигнала; вычислить интеграл корреляции в этой фээе сигнала; сравнить величину интеграла корреляции с порогом; в том случае, если эта величина больше порога, то считаем, что принятый сигнал является максимально правдоподобной оценкой переданного, если величина интеграла корреляции меньше порога, то необходимо произвести сдвиг сигнала по фазе, и на новом сдвиге проделать уже описанные манипуляции с сигналом.

Такая обработка должна выпо:1н -ьс схемой до тех пор, пока или обн ".ужи-,ot сигнал, который является максимала-,ьно правдоподобной оценкой переданного сигнала, или так как время оценки ограниченно, то придется принять решение, что информация потеряна

В соответствии с изложенным vHgopMaция с оконечного устройства (или: аналог.-чного ретранслятора) поступает а другой вход ретранслятора. Это может быть переспрос, информация, введенная в с онечное устройство или пришедшая от другого детраH-.лятupa. Пройдя через согласующий гра сформа-.ор 14, сигнал преобраэтется в меандр ппеобраэователем 15. Частoтг и ф.-,з;, ME.анара при этом соответствует частоте и фазе rapMOHi;ческого сигнала, пришодшесо Ha ретранслятор по BTîðîìó входу. С выхода преобразователя 15 меандр пос-,упа т

B блок 18, куда записывается в рсanoнoгл

".;:сштабе времени (в темпе поступле; ия сигнала). Минимальная частста запись. соотвотс вует частоте Л -,ельь :кова. а максиМаЛЬНая ОПрЕдЕЛявтоя бЫСтрсдвйСтВИЕ1л элементов схемы, необходимой точностью обработки. В это же время иэ другой час-и блока 18 памяти выводится информ ация записанная ранее (в пр дыдущ м периоде, СКОРОСТЬ СЧИтЫВаНИЯ 05УСЛОВЛЕНа КСЛИчесТВоМ сигналов в а lgaB.1те tË и число» сдвигов И. на которых н обходдl1t10 провер;1ть .HT=..рал ксрреляции 00ТВВ, тв но скор=-..ть сч тывания s ),1 . раэ бог.ьш=- сксрос-и зап.:,oü в блок 18. Необходимо отметить, что блок 18, блок 21. перемнож;те.-ь 17, интегратор 22. бло, 2ч "r. еситель 26, генерэтор 3;, блок 28 рег1стр 30 образуют

КОРРЕЛЯЦ .ОННЫй ПЛИЕ" НИК С г,ОЕДВаРИтЕЛЬным запоминанием сигнала. Отл|лчие этого пр,1емника и корреляц,10нного прием,ика 3 определяется уже упомя 1утым отс -,ствием блока синх„-ониэации в обратном кана IB и невозможностью отдельной обработки синхр0последоBaòåëьности. Поэтому синхропоследовательность накладывается на опорный сигнал в смесителе 26 и уже этот сигнал поступает на корреляционную обработку (на перемножитель). Известно, что корреляционная обработка алфавита сигнапоВ приемного устройства может выполняться как последовательно, так и параллельно.

В обратном канале также используется последовательная оценка сигнала по алфавиту. Но в силу причин отмеченных ранее, связанных с отсутствием блока синхрониэа. ции и обработкой синхропоследовательности используется еще сдвиг по фазе.

Поэтому сигнал из смесителя 26, поступив-

1707772 ший, как отмечено ранее на перемножитель

17, перемножается с меа»дром входного сигнала, а в результаты перемножения интегрируются в интеграторе 22. Оценка корреляционного интеграла выполняется блоком 28, 8 том случае, если корреляционный интеграл больше рассчитанного напере;, порога, то В регистр 30 переписывается номер принято о сигнала, если же корреляционный интеграл меньше порога, то на блок 21 поступает разрешение на сдвиг адресов. с которых считываются записанные отсчеты входчого сигнала. Если, перебрав

Все сдвиги отсчетов входного сигнала в интеграторе 22, корелляционный интеграл не превысил порога, то меняется опорный сигнал, и для нового опорного сигнала перебирзются все сдвиги адресов блока 18, с которых берутся отсчеты входного сигнала.

Если на одном из сдзигов отсчетов входного сигнала корреляционный инте рал превысил порог, что говорит о том, что этот опорный сигнал явл,cTGA максимально правдоподобной сценкой axo l oro oигнала, То эта информация переписывается из регистратора 30 в буф рный регистр 20. Одновременно в буферный регистр 20 переписывается сигнал ,а sf..,ëч- ние блока 29 передачи.

Бс если гссле сценки всех возможных си у"=ций;е обнаружен сигнал, являющийся макс: мальч: праедпгодсбной оценкой сксд.:oro, т .Нфсрмация считается потерянной и не Вчрзбатывается сиг." ал для включ;,ил Ьгэка 29 пер дачи.

Пере ача информационных ссобщений пс О ратномv ндгравлению ретрансляции осуществляется аналогично гередаче по

"rlr.R c y" н;пра;ленйю. Инфссмац я aanv:анн=я в бу„"р 4ый per, crp 20 кодируется

В б;Оке 2". H.-l с1гна- инфop:лаци ° накладыВае ся синхропоследс ательнссть, которая

Вырабатывается в блоке:0, Из блока 10 один тот же сигнал используется как для

". Ормирсвания с. Н рспоследовательности для приемной части прямого направления ретрансляции (для выделения сигнала информации) так и для формирования сигнала-носителя информации для передающей части ссратнсгс направления ретрансляции, т,е. эти сигналы на прием и передачу идут в одной и той же фазе. После наложен я синхропоследсвательнссти из смесителя 25 сигнал поступает на блок 29 передачи, где закодированный сигнал заполняется отрез:.4ми гармони еских колебаний и через согласующий трансформатор 27 выводится

В канал связи.

По принятому сигналу управляемый генератор 19 совместно с блоком 16 выраба5

3U

35 с, 45

55 тывает сетку тактовых импульсов, С учетом расстояния по обратному направлению ретрансляции от оконечного устройства (следующего ретранслятора) до данного ретранслятора на фазируемом делителе сделан сдвиг формирования сигнала в передающей части ретранслятора по прямому каналу, Переданный сигнал с задержкой будет принят следующим ретранслятором или оконечным устройством. Сс Ответственно и на этом устройсгве аналогично ретранслятору будет выработана сетка тактовых импульсов, В сетке этих импульсов осуществляется передача по обратному каналу.

Формула изобретения

Ретранслятор, содержащий первый, второй согласующие трансформаторы. преобразователь сигналов, первый блок передачи, блок синхронизации, вход первого согласующего трансформатора является первым входом ретранслятора. выход первого согласующего трансформатора соединен с сигнальным входом преобразователя сигналов, а выход первого блока передачи соединен с входом второго согласующего трансформатора, выход которого является первым выходом ретранслятора, о т л и ч аю шийся тем, что. с целью гсвышения дос оверности ретрансляции путем двунаправленно:ти ретрансляции, Введены блок установки корреляционный гриемник, пегвый. второй буферные ре ист„ы. фаз ipjeмый делите .ь, пер-.ый, Второй б lol,и кодирования сигнала информации первыйтретий смесители, первый-третий блоки фсрмирсвоl èR си 4хрспoñ.".едоьательнссти, блок выделения сигнала инф рмации, третий, четвертый согласующие трансформаторь, греобразователь сигналов, перемнсжитель, блок гал1яти. управляемый

;енератср час1от, блок управления памятью, интегpaTop, блок принятия решения. второй блок передачи. регистр информации, генератор опорных сигналов, причем частотный выход управляемого генератора частот соединен с частотными входами первого. второго преобразователей сигналов, блока синхронизации, блока управления памят ю, фазируемого делителя, корреляционного приемника. блока памяти, первого и третьего блоков формирования синхропоследовательности. генератора опорных сигналов, второго блока передачи, второго блока кодирования сигнала информации, второго буферного регистра и регистра информации, первый импульсный выход управляемого генераторачастот соединен с импульсным входом блока синхронизации, Второй импульсный выход

1707772

45

55 управляемого генератора частот соединен с первыми импульсными входами буферных регистров, тактовый выход управляемого генератора частот соединен с тактовыми входами фаэируемого делителя, блока управления памятью и блока принятия решения, третий импульсный выхоД управляемого генератора частот соединен с импульсным входам ин е ратора, четвертый импульсный выходуправляемого генаратора частот соединен с импульсными входами блока управления памятью и блока принятия решения, вход подстроек управляемого генератора частот соединен с выходом подстроек блока синхронизации, вход управлсния подстройками управляемого генератора частот соединен с одноименным выходом блока синхронизации. выход блока установки соединен с установочным входсм фаэируемого делителя, частотный выход которого соединен с частотными входами первого блока кодирования сигнала информации, второго блока форм и рсва ния с инхропсследоеательнос. и и первого 5;loK3 передачи, импульсный выход фазируемого делителя соединен с вторым импульсным входом буферного регистра, первый выхсд первого преобразователя сигналов соединен с первым входом

Сг эка выделения сигнала информации, второй еылсд преобра "сеателя сигналов соединен с си,альнь<м входом блока синхрсниэац«и, выл сд блс. а выделения сиг а«а инФормации соединен с сигнальным ехздсм корреляционного приемника, еыкод обра1нсй связи которого соединен с входом обратной связи блока синхронизации, а сигнальный выход соединен с сигнальным входом пе :coro буферного регис ра, ехсд управления которого соединен с управляющ«м выходом блока синхронизации а выход — c сигнальным вхсдсм первого блока ксдирсеан *-:. i:ела и<-, срмации, выход кстср гс соед«нен с пере.< входом перво с смесителя, второй вход которого соединен с выходом второго блока информирования синхрспсследовательнссти, выход первого смесителя соединен с сигнальным входом .первого блока передачи. импульсный вход которого соединен с импульсным выходом первого буферного регистра, вход третьего согласующего трансформатора является вторым входом ретранслятора, выход третьего согласующего трансформатора соединен с сигнальным входом второго преобразователя сигналов, выход которого соединен с сигнальным входом блока памяти, адресный вход которого соединен с адресным выходом блока управления памятью, режимный вход блока памяти соединен с режимным выходом блока управления памятью. выход блока памяти ссединен с одним из вксдсе перемнсж< теля, другой вход которого соединен с еыхг дом второго смесителя. с первым. вторн и входами которого соответственно сседин ны выход третьего блока Фсрь<«рован«я синхропоследовательнссти « сигнальный вых< д генератора опорных сигналсе. выход перемножителя соединен с входом интегратора, выход которого ссед«чен с сигнальным входом блока принятия решения, выход решения которого соединен с входом решения регистра информации. первый выход управления блока прин тия решения соединен с вторым еходсм етсрсгс смесителя, выход обратной связи блока принятия решения соединен с входом о.ратной связи блока у ае <ения г<амятью оторой выход управления блока принятия решения соединен с входом управления буферного регистра, выход реги,-тра информации соединен с сигна.<- <ым «хсдсм буферного регистра, еыхсд < -; срмации буф..рного регистра соединен с входом второго блока кодирования с«гнала инфсрмаци«. выход которого соединен с одним из входов третьего смесителя, второй вход которого соединен с выходом первогс блока формирования синхрспоследсеательнссти и вторым входом блока еыде-ения сигнала информации, выход третьегс смесителя соединен с сигнальным вхсдг етopсгс блска переда и, импульсный вл д aToporc ссед<"кеч с импульсным еь.ксдс < егоðoro буферного регистра. выход Cëoêà передачи саед«нен с входам четьертг с согласующего трансфс; - атора. еыхсд " срсгс явг,яется вторым еылсдсм ре-ран-.лятора, п<-с;,чем блок синхронизации ссс сит из блоков синхронизации по фазе, частоте, задержке и суммирующего блока, причем первые входы б-о«оа синхронизации пс фазе, частоте. задер кке, суммирующегг бл:ка являются частотным входом блока синхронизации, второй вход блока синхронизации по фазе является сигнальным входом блока синхронизац«и, второй вход блока синхронизации пс задержке является входом обратной связи блока синхронизации, третий вход блока синхронизации по задержке является импульсным входом блока синхронизации, первый выход блока синхронизации по за дерлкке является управляющим выходом блока синхронизации, третий выход блока синхронизации по задержке является Bbfxoдом управления подстройками блока синхронизации, выход суммирующего блока яеляг-,ся выходом подстроек блока синхронизации, второй выход блока синхронизации .;с задержке соединен с третьим входом блока синхронизации по фазе. первый вы1707772

12 ющего блока и вторым входом блока синхронизации по частоте. а выход блока синхронизации по частоте соединен с третьим входом суммирующего блока.

С fnoaa Зы3елния ущрормациопного cuzuana ход блока синхронизации по частоте соединен с четвертым входом блока синхронизации по задержке, выход блока синхронизации по фазе соединен с вторым входом суммирус &0K соихрониЗаuuu bc momnau выход

1707772 и еица

Составитель Н.Лазарева

Техред М.Моргентал Корректор И.Муска

Редактор Г.Гербер

Производственно-издательский комбинат "Патент, г. Ужгород, ул.Гагарина, 101

Заказ 2И Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рвушская нвб., 4/5