Устройство для решения интегральных уравнений вольтерра первого рода

 

Изобретение относится к вычислительной технике и предназначено для решения интегральных уравнений Вольтерра-первого рода и реализации интегральных операторов Вольтерра, а также может быть использовано как специлизированное вычислительное устройство в измерительных и управляющих системах. Целью изобретения является повышение точности и расширение функциональных возможностей устройства . Цель достигается посредством введения в первый вычислительный блок дополнительных т-1 инерционных звеньев, двух сумматоров, переключателя и п-1 дополнительных вычислительных блоков, идентичных первому. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s 6 06 G 7/38

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ!

1 и ( Э (л

1 а х(т) + f K(t,s) x(s) ds = y(t), о (21) 4721755/24 (22) 24.07.89 (46) 07.04.92. Бюл. ¹ 13 (71) Институт проблем моделирования в энергетике АН УССР (72) А.Ф.Верлань, Н.А.Максимович и

В,А.Федорчук (53) 681.333 (088.8) (56) 1. Авторское свидетельство СССР

¹ 1092530, кл. G 06 G 7/38, 1982.

2. Авторское свидетельство СССР

¹ 1585807, кл. G 06 G 7/38, 1989. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ ВОЛЬТЕРРА ПЕРВОГО РОДА

Изобретение относится к специализированным средствам вычислительной техники, предназначено для решения интегральных уравнений Вольтерра первого рода и реализации интегральных операторов Вольтерра и может быть использовано для решения задач измерения, анализа, моделирования и регулирования процессов, связанных с преобразованием и передачей энергии, в частности в измерительных преобразователях, линиях связи, в явлениях тепло- и массопереноса, химических превращениях.

Известно устройство для решения интегральных уравнений Вольтерра, состоящее из сумматора, двух фильтров низких частот, двух инверторов, блока формирования ядра и аттенюатора. Входом устройства является вход первого фильтра низких частот, выход первого фильтра низких частот

„„. Ы„„1725236 Al (57) Изобретение относится к вычислительной технике и предназначено для решения интегральных уравнений Вольтерра nepsoro рода и реализации интегральных операторов Вольтерра, а также может быть использовано как специлизированное вычислительноее устройство в измерительных и управляющих системах. Целью изобретения является повышение точности и расширение функциональных возможностей устройства. Цель достигается посредством введения в первый вычислительный блок дополнительных m — 1 инерционных звеньев, двух сумматоров, переключателя и и — 1 дополнительных вычислительных блоков, идентичных первому. 1 ил. соединен с первым входом сумматора, выход сумматора соединен с входами первого инвертора, аттенюатора и блока формирования ядра, выход первого инвертора соединен с входом второго фильтра низких частот, выход второго фильтра низких частот является выходом устройства, выход аттенюатора соединен с входом второго инвертора, выход второго инвертора соединен с вторым входом сумматора, выход блока формирования ядра соединен с третьим входом сумматора. Принцип действия этого устройства с математической точки зрения состоит в стабилизации (повышении устойчивости) решения за счет введения малого аддитивного регуляризирующего параметра a = 0 s исходное уравнение задачи

1725236 где x(t) — искомая функция (выходной сигнал устройства);

Y(t) — известная функция правой части (входной сигнал устройства);

K(t,s) — известная функция ядра интег- 5 рального уравнения,. а также малых мультипликативных регуляризирующих параметров в операторы слабой низкочастотной фильтрации сигналов x(t) и y(t). Чем хуже шумовая обста- 10 новка (зашумленность сигнала y{t), тепловые шумы устройства), тем больше величина а. Если сигнал y(t) не эашумлен, то точность решения ограничивается исключительно качеством элементной базы 15 устройства, в особенности источника питания, Критерий оценки точности устройства, таким образом, связан с величиной а, чем она меньше, тем точнее работает устройство (1), 20

Недостатком такого устройства является низкая точность.

Наиболее близким к предлагаемому является устройство для решения интегральных уравнений Вольтерра первого рода, 25 которое состоит иэ сумматора, двух фильтров низких частот, двух инверторов, блока формирования ядра и аттенюатора. Входом устройства является вход первого фильтра низких частот, выход первого фильтра ниэ- 30 ких частот соединен с первым входом сумматора, выход сумматора соединен с входом первого инвертора и аттенюатора, выход первого инвертора соединен с входом второго фильтра низких частот, выход 35 второго фильтра низких частот является выходом устройства, выход аттенюатора соединен с входами блока формирования ядра и второго инвертора, выход второго инеертора соединен с вторым входом сумматора, 40 выход блока формирования ядра соединен с третьим входом сумматора, В этом устройстве использован оригинальный способ введения малого регуляриэирующего параметраа 45 у(с) = а {х)(т) +

+ (1 — а) J K(t,s) x(s) ds, (2) 50 о что позволило улучшить метрологические свойства устройства (2).

Однако известное устройство обладает низкой точностью, которая обусловлена усилением собственных шумов элементной базы (теплоеые шумы операционных усилителей, малые пульсации напряжений источников питания), а также неравномерным распределением операции суммирования по операционным блокам.

Целью изобретения является повышение точности работы устройства, Поставленная цель достигается тем, что в устройство для решения интегральных уравнений Вольтерра первого рода, содержащее первый вычислительный блок, включающий аттенюатор, первое инерционное звено и первый сумматор, выход которого подключен к входу аттенюатора; дополнительно введены и-1 идентичных последовательно соединенных вычислительных блоков (где n — произвольное число), причем каждый вычислительный блок дополнительно содержит второй и третий сумматоры, переключатель и m-1 инерционных звеньев (где m — произвольное число), входы всех инерционных звеньев объединены и подключены к подвижному контакту переключатепя и первому входу второго сумматора, второй вход которого соединен с выходом третьего сумматора, каждый из m входов которого подключен соответственно к выхо; ду одноименного по номеру инерционного звена, первый вход первого сумматора соединен с размыкающим контактом переключателя и является входом вычислительного блока, второй вход первого сумматора подключен к выходу второго сумматора, выход первого сумматора является выходом вычислительного блока, выход аттенюатора подключен к замыкающему контакту переключателя, вход первого вычислительного блока является входом устройства, а выход

n-ro вычислительного блока является выходом устройства.

На чертеже приведена схема устройства., Устройство состоит из нескольких идентичных вычислительных блоков 1(1), 1(2), ..., 1(п), которые соединены последовательно (здесь и далее порядковые номера идентичных блоков даны цифрами в скобках), Каждый такой вычислительный блок 1 состоит иэ аттенюатора 2, переключателя 3, m инерционных звеньев 4(1), 4(2)..„, 4(m) первого 5, второго 6 и третьего 7 сумматоров. Вход вычислительного блока 1 соединен с размыкающим контактом переключателя 3 и первым входом первого сумматора 5, выход первого сумматора 5 является выходом вычислительного блока 1 и соединен с,входом аттенюатора 2, выход аттенюатора 2 соединен с замыкающим контактом переключателя 3, неподвижный контакт переключателя

З.соединен с первым входом второго сумматора 6 и с входами каждого инерционного звена 4(1), 4(2), ..., 4(m), выход каждого инерционного звена 4(1), 4(2), ..., 4(m) соединен с

1725236 одноименным по порядковому номеру входом третьего сумматора 7, выход третьего сумматора 7 соединен с вторым входом второго сумматора 8, выход второго сумматора

6 соединен с вторым входом первого сумматора 5. Аттенюатор 2 построен на потенциометре 8 с гасящим резистором 9, последний необходим для гашения паразитных колебаний за счет компенсации паразитной емкости потенциометра.

Устройство работает следующим образом.

По типу заданного ядра определяют количество блоков устройства и количество инерционных звеньев в каждом блоке и производят настройку параметров. В зависимости от положения переключателя 3 различают два режима работы устройства;

"Имитация" и "Решение". На схеме переключатель 3 изображен в режиме "Решение", Устройство переводят в режим

"Имитация", Настройку каждого вычислительного блока 1 производят автономно. На первом этапе на вход вычислительного блока 1 подают нулевой сигнал и устраняют дрейф нуля операционных усилителей, контролируя равенство нуля потенциалов на выходах основных активных элементов вычислительного блока 1 и в особенности на

его выходе. На втором этапе на вход вычислительного блока подают максимально допустимое постоянное напряжение и устанавливают коэффициенты передачи инерционных звеньев 4, принимая максимальный из них равным единице. Это осуществляют посредством переменных резисторов 8, контролируя выходные напряжения инерционных звеньев 4 и обеспечивая при этом нуль на выходе второго сумматора 6. При этом выходное напряжение вычислительного блока 1 будет равно входному, что является одним из условий оптимального использования динамического диапазона активных элементов вычислительного блока 1, На третьем этапе на вход вычислительного блока 1 подают прямоугольные импульсы высокой скважности и максимальной амплитуды, устанавливают коэффициент передачи второго сумматора 6 из условия равенства амплитуды переднего фронта сигнала на выходе второго сумматора 6 и амплитуды входного сигнала вычислительного блока 1 и равенства нулю начала переднего фронта на выходе вычислительного блока 1, Этим обеспечивается оптимальное использование динамического диапазона операционного усилителя второго сумматора 6.

Затем на третьем этапе производят установку постоянных времени инерционных звеньев, контролируя форму сигналов на их выходах, точнее время достижения этими сигналами уровня 1 — ехр (-1) =0,63 от

5 асимптоты, Коэффициенты передачи первого и второго сумматоров всегда равны единице.

Затем устройство переводят в режим

"Решение", Перестраивая аттенюатор 2, оп10 ределяют его максимальный коэффициент передачи, при котором уровень шумов на выходе блока еще не превышает допустимого порога при нулевом входном сигнале блока. Затем на вход устройства подают сигнал

15 правой части у() решаемого уравнения и производят окончательную настройку аттенюаторов всех блоков, обеспечивая уровень шумов на выходе устройства не выше допустимого.

20 В режиме имитации потенциометр 2 отключен, а первый 5 и второй 6 сумматоры компен" èðóþò друг друга таким образом, что выход третьего сумматора 7 оказывается подключенным к выходу блока, Фактиче25 ски к выходному сигналу третьего сумматора 7 добавляется, а затем вычитается входной сигнал вычислительного блока 1.

Такое распределение функций между сумматорами обеспечивает минимальное коли30 чество коммутируемых цепей для перехода из режима "Имитация" в режим "Решение", В режиме "Решение" этим обеспечивается более равномерное распределение операции суммирования по операционным бло35 кам. Все это способствует повышению точности, Наличие переключателя позволяет не только решать интегральные уравнения, но имитировать интегральные операторы, причем с более сложными ядра40 ми.

Предлагаемое техническое решение реализует принцип декомпозиции, суть которого состоит в разбиении процесса решения на несколько этапов. каждый из

45 которых характеризуется более высокой корректностью постановки задачи по сравнению с исходной.

Пример 1. Ядро интегрального уравнения э кспо нен циально-стеоен ное

K„(t) =(— )" х

Первым этапом решения задачи является анализ, прямой задачи, т.е. вычисление реакции у() объекта на известный входной

1725236 (4) 5

15 с т о о о

55 сигнал x(t). Решение такой задачи состоит в реализации интегрального оператора

v(t) = 3 К, (t-s) x(s) бэ. о

Дальнейший традиционный путь решения основной задачи состоит в построении электронной модели (4) и включении ее в цепь обратной связи основного сумматора известного устройства. С ростом и устойчивость устройства резко падает, а уже при и= 3 устройство превращается фактически в RC-генератор с собственной частотой порядка т .

Неочевидность предлагаемого подхода состоит в воэможности эквивалентного преобразованияя оператора (4) к виду

y(t)= (j..... .j «(t s)x(s) ds", (5) т.е, к последовательному действию интегрального оператора с простым экспоненциальным ядром. Для решения основной задачи необходимо несколько раз решить более простую обратную задачу. При этом исключается неустойчивый режим, так KBK разворот фазы в цепи обратной связи oc7f новного сумматора минимален (— ).

Пример 2. Ядро интегрального оператора экспоненциальное

К1(т) = — ехр (— — ), 1 (6) рассматривается задача восстановления переднего фронта прямоугольного импульса. Традиционный подход обеспечивает повышение крутизны фронта не более, чем в 20 — 30 раз (дальше сильно возрастает уровень шумов, в том числе и низкочастотн ых).

Предлагается следующая методика использования изобретения. Первый блок устройства настроить на достижение коэффициента повышения крутизны фронта не более Кпко = 10 (за счет загрубления регуляризации). Это приведет фактически к уменьшениюгдля второго блока в Кпка раз, 20

50 а для третьего в Кпксв раэ и т.д. Таким образом, каждый блок решает более простую задачу восстановления, что позволяет добиться значительно более высокой величины общего Кпкэ. Каждый блок работает в значительно более легком режиме, что исключает интенсивное усиление помех. Каждый блок, естественно, вносит некоторую задержку в прохождение сигнала, что ограничивает максимальную длину последовательной цепи. Лабораторные исследования показывают, что использование двух блоков с оптимальным распределением параметров (например, Кпкэ по блокам) позволяют повысить Кпкф нд порядок.

Формула изобретения

Устройство для решения интегральных уравнений Вольтерра первого рода, содержащее первый вычислительный блок, включающий аттенюатор, первое инерционное звено и первый сумматор, выход которого подключен к входу аттенюатора, о т л и ч аю щ е е с я тем, что, с целью повышения точности, в него введены и — 1 идентичных последовательно соединенных вычислительных блоков, где n — произвольное число, причем каждый вычислительный блок дополнительно содержит второй и третий сумматоры, переключатель и m — 1 инерционных звеньев, где m — произвольное число, входы всех инерционных звеньев объединены и подключены к подвижному контакту переключателя и первому входу второго сумматора, второй вход которого соединен с выходом третьего сумматора, каждый иэ m входов которого подключен соответственно к выходу одноименного по номеру инерционного звена, первый вход первого сумматора соединен с замыкающим контактом переключателя и является входом вычислительного блока, второй вход первого сумматора подключен к выходу второго сумматора, выход первого сумматора является выходом вычислительного блока, выход аттенюатора подключен к размыкающему контакту переключателя, вход первого вычислительного блока является сходом устройства, а выход и-го вычислительного блока — Выходом устройства.

172523б

s>(oa ит(а>(я — — -1 э вь(хо а — 1(а) (— !

Редактор С,Пекарь

Заказ 1177 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Г

Составитель А,Верлань

Техред M.Ìîðãåíòàë Корректор Э.Лончакова

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101

1

) ! !