Устройство для идентификации бинарных сигналов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для идентификации бинарных сигналов, поступающих от различных объектов управления, а также в средствах контроля , диагностирования и отладки систем. Цель изобретения - расширение области применения устройства. Цель изобретения достигается введением счетчика 6 несовпадений , группы счетчиков 7, группы блоков 9 сравнения, порогового блока 14, группы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4767971/24 (22) 08.12.89 (46) 30.04.92, Бюл. ¹ 16 (72) В.С.Харченко, Г,Н.Тимонькин, С.Н.Ткаченко и С.П.Карлаш (53) 621.503.55(088.8) (56) Авторское свидетельство СССР № 1244666, кл. G 06 F 11/16, 1984.

Авторское свидетельство СССР № 1091346, кл. Н 03 К 21/34, 1983.

Авторское свидетельство СССР

N. 1376088, кл. G 06 F 11/16, 1986.

Авторское свидетельство СССР

N 1667078, кл. G 06 F 11/16, 03,03,89. Ы 1730611 А1 (я)5 G 05 В 19/18, G 06 F 11/16 (54) УСТРОЙСТВО ДЛЯ ИДЕНТИФИКАЦИИ

БИНАРНЫХ СИГНАЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для идентификации бинарных сигналов, поступающих от различных объектов управления, а также в средствах контроля, диагностирования и отладки систем, Цель. изобретения — расширение области применения устройства. Цель изобретения достигается введением счетчика 6 несовпадений, группы счетчиков 7, группы блоков 9 сравнения, порогового блока 14, группы

1730611

50 элементов И 16, третьего 19, четвертого 20 и пятого 21 элементов И, Сущность изобретения состоит в расширении области применения устройства путем обеспечения

Изобретение относится к автоматике и вычислительной технике и может быть использовано для идентификации бинарных сигналов, поступающих от различных объектов управления, а также в средствах контроля диагностирования и отладки систем, Целью изобретения является расширение области применения устройства путем обеспечения возможности идентификации как безызбыточных, так и избыточных последовательностей без существенного увеличения объема оборудования, На фиг. 1 представлена функциональная схема устройства для идентификации бинарных сигналов; на фиг. 2, 3 и 4 — аременные диаграммы функционирования устройства в различных режимах.

Устройство для идентификации бинарных сигналов содержит блок 1 постоянной памяти кодов, счетчик 5 адреса, счетчик 6 несовпадений, группу 7 счетчиков, входной регистр 8, группу блоков 9 сравнения, триггер 10 окончания цикла, триггеры 11 пуска, группу триггеров 12, генератор 13 синхроимпульсов, пороговое устройство 14, группу сумматоров 15 по модулю два, группу элементов И 16, первый 17, второй 18, третий

19, четвертый 20 и пятый 21 элементы И, вход 22 пуска, информационный вход 23, выходы последовательности 24, результатов идентификации 25, первый 26, второй 27 выходы ненормы, выход 28 окончания цикла устройства.

Блок 1 постоянной памяти кодов служит для хранения и выдачи информации — эталонных кодов бинарных последовательностей, Пример прошивки блока памяти показан в таблице, Принцип действия устройства для идентификации бинарных сигналов заключается в следующем, В блоке 1 постоянной памяти кодов записаны все возможные коды последовательностей (см. таблицу). Здесь в каждой микрокоманде устройства записаны коды сигналов, характеризующие различные состояния объекта управления, в одни и те же моменты времени эталоны бинарных последовательностей, Таким образом, с сигналами, поступающими на вход устройства, осуществляется процедура идентификации сразу по всем возможным состояниям. Таквозможности идентификации как безызбыточных, так и избыточных последовательностей, без существенного увеличения объема оборудования. 4 ил., 1 табл, же в блоке памяти введено поле, в котором записаны допустимые количества несовпадения последовательностей, поступающих на вход устройства. Это дает возможность идентифицировать последовательности, пришедшие на вход устройства с ошибками.

В начальный момент времени счетчик 5 адреса, группа счетчиков 7, счетчик 6 несовпадения, регистр 8, триггер 10 окончания цикла, триггер 11 пуска, группа триггеров 12 находятся в нулевом состоянии. Цепи установки исходного условно не показаны, При подаче единичного сигнала на вход

22 устройства триггер 11 пуска переводится в единичное состояние (фиг. 2). Единичный сигнал с прямого выхода триггера 11 пуска поступает на вход генератора 13 синхроимпульсов и включает его.

Нулевой уровень с прямого выхода триггера 10 окончания цикла поступает на инверсный вход первого элемента И 17 и подготавливает его к срабатыванию, а также на прямой вход второго элемента И 18 и запрещает прохождение через него сигнала, Единичный уровень с инверсных выходов группы триггеров 12 поступает на группу входов группы элементов И 16 и подготавливает их к срабатыванию.

Первый синхроимпульс с выхода 13,1 генератора 13 синхроимпульсов поступает на вход синхронизации регистра 8 и осуществляется запись в не.-о сигнала, поступающего на вход 23 устройства. Этот же синхроимпульс с выхода 13.1 генератора 13 синхроимпульсов поступает на входы первого 17 и второго 18 элементов И и переводит первый элемент И 17 в единичное состояние, Единичный сигнал с выхода первого элемента И 17 переводит счетчик 5 в единичное состояние. По сигналу с выхода счетчика 5 на выходах 3 блока 1 появляется информация о первой микрокоманде устройства, а на выходе 4 постоянного запоминающего устройства 1 появляется информация о допустимом числе несовпадений для данной микрокоманды, Информация с группы выходов 3 постоянного запоминающего устройства 1 поступает на первую группу входов группы сумматоров

15 по модулю два, 1730611

10

40

Сигнал, пришедший на вход устройства с выхода 8.1 регистра 8, поступает на вторую группу входов группы сумматоров 15 по модулю два. При этом в группе сумматоров

15 по модулю два осуществляется сравнение первых бинарных сигналов всех эталонных последовательностей, хранящихся в постоянном запоминающем устройстве.

На выходах тех сумматоров по модулю два 15,i, где произошло несравнение, появляются сигналы единичного уровня, которые поступают на соответствующие входы группы элементов И 16.

По синхроимпульсу с выхода 13.2 генератора 13 синхроимпульсов на соответствующих выходах группы элементов И 16Л, на которых произошло несравнение, появляются сигналы единичного уровня.

Эти сигналы поступают на соответствующие счетные входы группы счетчиков 7.i u переадресуют их.

По этому же синхроимпульсу с выхода

13.2 генератора 13 синхроимпульсов на выходе третьего элемента И 19 поя вляется сигнал единичного уровня. Этот сигнал поступает на счетный вход счетчика 16 несовпадений и переадресует его, Информация о числах несовпадений с выходов группы счетчиков 7 поступает на первые входы группы блоков 9 сравнения, На вторые входы группы блоков 9 сравнения поступает информация с выхода счетчика 6 несовпадений о допустимом числе несовпадений, На выходах тех блоков сравнения, где число несовпадений больше допустимого числа несовпадений, появляются сигналы единичного уровня, которые поступают на

1-входы блока триггеров 12, По синхроимпульсу с выхода 13.3 генератора синхроимпульсов 13 триггеры 12.i, на 1-входы которых поступили единичные сигналы, переводятся в единичное состояние.

После этого из процедуры идентификации исключаются те бинарные последовательности, где на первом же этапе произошло превышение допустимого числа несовпадений, Это возможно благодаря тому, что инверсные входы триггеров подключены к третьим входам группы элементов

И 16, Второй импульс с выхода 13.1 генератора синхроимпульсов через первый элемент

И 17 поступает на счетный вход счетчика адреса 5 и переадресует его, Информация об адресе следующей микрокоманды с группы выходов счетчика 5 адреса поступает на группу адресных входов блока 1 постоянной памяти и переадресует его.

Дальнейшая работа устройства для идентификации. бинарных сигналов осуществляется по указанному алгоритму.

В процессе функционирования возможен прием последовательностей, в которых искажено допустимое число символов (в данном случае не более одного). Несмотря на это, устройство правильно идентифицирует последовательность с допустимым числом искажений (фиг, 3), Останов устройства происходит следующим образом, В последней микрокоманде устройства на выходе 2 конца команды блока 1 присутствует сигнал единичного уровня. По импульсу с выхода триггера 10 окончания цикла поступает на инверсный вход первого элемента И 17 и на вход второго элемента И

18, По очередному синхроимпульсу с выхода

13,1 генератора 13 синхроимпульсов на выходе второго элемента И 18 появляется единичный сигнал, который поступая на входы установки в нуль счетчика 5, триггера 11 пуска, счетчика 6 несовпадений, группы счетчиков 7, обнуляет их.

Единичный сигнал с выхода триггера 10 окончания цикла поступает на выход 28 устройства, сигнализируя об окончании цикла, а также на вход пятого элемента И 21, на второй вход которого поступает информация с выхода порогового устройства 14 о возможности идентификации. Информация с выхода пятого элемента И 21 поступает на выход 27 устройства, Если на выходе 27 устройства присутствует единичный сигнал, то идентификацию повести невозможно.

Это значит, что идентификация произошла по двум последовательностям и результат определить невозможно (фиг. 4).

Если до окончания цикла на выходе 26 устройства появляется единичный сигнал, снимаемый с выхода четвертого элемента И

20, то -это свидетельствует о том, что идентификация не произошла ни с одной последовательностью, хранящейся в блоке 1, Это повышает быстродействие устройства.

Информация о результатах идентификации снимается с выходов группы триггеров

12 и.поступает на выход 25 устройства.

Информацию о последовательности, поступившей на вход устройства, можно снять с группы выходов 24 устройства.

На фиг. 3 представлен случай, когда происходит идентификация последовательности. пришедшей на вход устройства с ошибкой.

Техническое преимущество предлагаемого устройства состоит в расширении области применения на системы, в которых

1730611 используется избыточное кодирование команд и сообщений (бинарных сигналов) и которые, следовательно, могут быть использованн ы в условиях действия сил ьн ых помех.

Формула изобретения

Устройство для идентификации бинарных сигналов, содержащее счетчик адреса, блок постоянной памяти кодов, группу сумматоров по модулю два, триггер пуска, группу триггеров, триггер окончания цикла, генератор синхроимпульсов, входной регистр, первый и второй элементы И, причем выходы счетчика адреса соединены с адресными входами блока постоянной памяти кодов, выходы кодов группы которого соединены с первыми входами сумматоров по модулю два группы, вход установки триггера пуска является входом пуска устройства, а выход триггера пуска соединен с входом пуска генератора синхроимпульсов, первый выход которого соединен с синхровходом входного регистра, с прямым входом первого элемента И и первым входом второго элемента И, третий выход генератора синхроимпульсов соединен с синхровходами триггера окончания цикла и триггеров группы, выходы последовательности входного регистра являются группой выходов последовательности устройства, а первый разряд выходов последовательности входного регистра соединен с вторыми входами сумматоров по модулю два группы, выход конца команды блока постоянной памяти кодов соединен с синхровходом установки триггера окончания цикла, выход которого соединен с инверсным входом первого элемента И и вторым входом второго элемента

И, выход которого соединен с входами установки в "0" счетчика адреса и триггера пуска, выход первого элемента И соединен со счетным входом счетчика адреса, о т л и ч аю щ е е с я тем, что, с целью расширения области применения устройства, в него введены счетчик несовпадений, группа счетчиков, группа блоков сравнения, пороговый

5 блок, группа элементов И, третий, четвертый и пятый элементы И, выход которого является первым выходом ненормы устройства, выходы сумматоров по модулю два группы соединены с первыми входами соот10 ветствующих элементов И группы, выходы которых соединены со счетными входами соответствующих счетчиков группы, группы выходов которых соединены с первыми группами входов соответствующих блоков

15 сравнения группы, выходы которых соединены с синхровходами установки триггеров группы, инверсные выходы которых соединены с вторыми входами элементов И группы, выход несовпадений блока постоянной

20 памяти кодов соединен с первым входом третьего элемента И, выход которого соединен со счетным входом счетчика несовпадений, группа выходов которого соединена с группами вторых входов блоков сравнения

25 группы, второй выход генератора синхроимпульсов соединен с третьими входами элементов И группы и с вторым входом третьего элемента И, выход второго элемента И соединен с входами установки в "0"

30 счетчика несовпадений и счетчиков группы, прямые выходы триггеров группы являются группой выходов результатов идентификации и соединены с соответствующими входами четвертого элемента И и инверсными

35 входами порогового блока, выход которого соединен с первым входом пятого элемента

И, выход триггера окончания цикла соединен с вторым входом пятого элемента И, выход четвертого элемента И является вто40 рым выходом ненормы устройства, выход триггера окончания цикла является выходом окончания цикла устройства, 1730611

1!

1Х1

122

1Х5

8.!

2

Х1

Х2

zs

7.1

72

7.5

12.1

12.2

1Л

2Р

2/

17

1730611

11

Uf

Q2

ЮЗ

6Л

2

И

7.1

7.2

73 б

1Е1

1Z8

1Л

11

17

18

1730611

22

11 Q.1

02

ОЗ

8,7

2

32

И

-М

7.1

7.2

7.3

12.1

12.2

123

21

17

Составитель И.Швец

Техред М.Моргентал

Корректор Н. Ревская

Редактор Н.Швыдкая

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГККТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5