Устройство синхронизации м-последовательности
Изобретение относится к радиотехнике и может быть использовано в системах связи с шумоподобными сигналами. Цель изобретения - сокращение времени вхождения в синхронизм с одновременным обеспечением контроля наличия синхронизма при приеме противоположных сигналов и расширение функциональных возможностей за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной М-последовательности , Устройство содержит регенератор 1 символов, переключатель 2, регистр 3 сдвига, блок 4 сумматоров по модулю два, дешифратор 5 состояний, основной блок 6 совпадений, основной счетчик 7 числа совпадений, блок 8 инверторов, дополнительный блок 9 совпадений, дополнительный счетчик 11 числа совпадений, первый элемент ИЛИ 12, одновибратор 13, элемент И 14, второй элемент ИЛИ 15, блок 16 контроля наличия синхронизма, блок 17 тактовой синхронизации. Устройство позволяет сократить время вхождения в синхронизм с одновременным обеспечением достоверного контроля наличия синхронизма при приеме противоположных сигналов и расширить функциональные возможности за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной М-последовательности. 2 з.п. ф-лы, 5 ил. СО с
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si)s Н 04 1 7/02
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ е (21) 4853948/09 (22) 25.07.90 (46) 15,05,92. Бюл. N. 18 (71) Конструкторское бюро "Символ" (72) Н,M.Êèïÿòêîâ (53) 621.394.662 (088,8) (56) Авторское свидетельство СССР
N 1319000,,кл. Н 04 (7/02, 1985. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ МПОСЛ ЕДО ВАТЕЛ Ь НОСТИ (57) Изобретение относится к радиотехнике и может быть использовано в системах связи с шумоподобными сигналами. Цель изобретения — сокращение времени вхождения в синхронизм с одновременным обеспечением контроля наличия синхронизма при приеме противоположных сигналов и расширение функциональных возможностей за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной М-послеИзобретение относится к радиотехнике и может быть использовано в системах связи с шумоподобными сигналами.
Цель изобретения — сокращение времени вхождения в синхронизм с одновременным обеспечением контроля наличия синхронизма при приеме противоположных сигналов и расширение функциональных возможностей за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной М-последовательности, На фиг, 1 представлена структурная электрическая схема устройства синхронизации М-последовательности; на фиг. 2, 3 — временные диаграммы его работы; на фиг. 4 — структурная электрическая схема счетчика.
„„ Ы „, 1734226 А1 довательности, Устройство содержит регенератор 1 символов, переключатель 2, регистр 3 сдвига, блок 4 сумматоров по модулю два, дешифратор 5 состояний, основной блок 6 совпадений, основной счетчик 7 числа совпадений, блок 8 инверторов, дополнительный блок 9 совпадений, дополнительный счетчик 11 числа. совпадений, первый элемент ИЛИ 12, одновибратор 13, элемент И 14, второй элемент ИЛИ 15, блок
16 контроля наличия синхронизма, блок 17 тактовой синхронизации. Устройство позволяет сократить время вхождения в синхронизм с одновременным обеспечением достоверного контроля наличия синхронизма при приеме противоположных сигналов и расширить функциональные возможности за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной
М-последовательности. 2 з.п. ф-лы, 5 ил. числа совпадений; на фиг. 5 — структурная электрическая схема блока контроля наличия синхронизма. bD
Устройство синхронизации последова- ) тельности содержит регенератор 1 симво- 0 лов, переключатель 2, регистр 3 сдвига, блок
4 сумматоров по модулю два, дешифратор 5 1 ! состояний, основной блок 6 совпадений, основной счетчик 7 числа совпадений, блок 8 инверторов, дополнительный блок 9 совпадений, инвертор 10, дополнительный счетчик 11 числа совпадений, первый элемент
ИЛИ 12, одновибратор 13, элемент И 14, второй элемент ИЛИ 15, блок 16 контроля наличия синхронизма, блок 17 тактовой синхронизации, счетчик 7 числа совпадений со1734226 держит элемент ИЛИ 18, инвертор 19, регистр 20 сдвига, элемент И 21, блок 16 контроля наличия синхронизма содержит двоичный счетчик 22, двухпороговый компаратор 23, делитель 24 частоты, первый элемент ИЛИ 25, счетчик 26 ошибок, второй элемент ИЛИ 27.
Устройство синхронизации М-последовательности работает следующим образом, Исходное состояние устанавливается импульсом положительной полярности, который подается на второй вход второго элемента ИЛИ 15, являющегося входом установки устройства. Сигнал установки проходит через второй элемент ИЛИ 15 и обнуляет счетчики 7 и 11 числа совпадений.
Сигналы логических "0" с выходов счетчиков
7 и 11 складываются в первом элементе
ИЛИ 12 и формируют на его выходе сигнал логического "0", который подается на первый вход элемента И 14, запрещая прохождение íà его выход стробирующих сигналов с дешифратора 5, на управляющий вход переключателя 2, обеспечивая подключение информационного входа регистра 3 сдвига к выходу регенератора 1, на входы разрешения счетчиков 7 и 11, разрешая их работу.
На вход установки блока 16, приводя его в исходное состояние, также подается сигнал с выхода элемента ИЛИ 15.
Входной сигнал поступает на регенератор 1, где осуществляется его фильтрация и преображение в сигнал с логическими уровнями, имеющий вид прямой или инверсной
M-последовательности (фиг. 2б, Зб), который проходит через переключатель 2 и подается на информационный вход регистра 3 сдвига. Одновременно сигнал с выхода регенератора 1 подается на вход блока 17 тактовой синхронизации, где известными методами осуществляется формирование
TBKToBblx импульсов fT (фиг. 2а, За),синхронных с принимаемыми символами. Эти импульсы подаются на тактовые входы регистра 3, счетчиков 7 и 11 и блока 16 контроля наличия синхронизма. Под воздействием тактовых импульсов fT происходит поэлементный сдвиг входной последовательности в регистре 3. Затем сигнал с параллельных выходов регистра 3 поступает на блок 4 сумматоров по модулю два, а также на дешифратор 5 состояний.
Разрядность регистра 3 и структура соединений его выходов с блоком 4 такие же, как и на передающей стороне.
Сигнал с выхода блока 4 (фиг. 2в, Зв) подается на первые входы блоков 6 и 9, на вторые входы которых подается сигнал с выхода регенератора 1 (фиг,26„3б) непосредственно и через инвертор 10 (фиг. Зв) соответственно.
Если на вход устройства поступает прямая М-последовательность, то при отсутст5 вии ошибок во входном сигнале через п тактов (n — разрядность регистра 3) на выходе блока 4 появится сигнал, синхронный с входной последовательностью (фиг, 2в). При этом символы на входах блока 6 будут сов10 падать, При совпадении символов на входах блока 6 на его выходе формируется сигнал логической "1", при несовпадении — логического "0", Подсчет числа идущих подряд совпадений осуществляется счетчиком 7.
15 Счетчик 7 работает следующим образом.
В исходном состоянии регистр 20 сдвига обнулен импульсом установки, следовательно на выходе элемента И 21 установлен
20 логический "0". На входе разрешения счетчика 7 также формируется логический "0" сигнал разрешения. Сигнал совпадения с выхода блока 6 подается через элемент
ИЛИ 18 на информационный вход регистра
25 20, на тактовый вход которого через инвертор 19 подаются импульсы с соответствую. щего входа счетчика 7 (фиг. 2д), Под действием тактовых импульсов происходит поэлементный сдвиг входного сигнала. Та30 ким образом, если произошло и совпадений подряд, на всех выходах регистра 20 устанавливаются логические "1" (фиг, 2е, ж, зм), При этом на выходе элемента И 21, являющимся выходом счетчика 7, устанавливается
35 логическая "1", которая, проходя через первый элемент ИЛИ 12, подается на входы разрешения счетчиков 7 и 11, блокируя их дальнейший счет, На входе регистра 20 устанавливается логическая "1", которая со40 храняется до тех пор, пока на соответствующий вход счетчика 7 не придет сигнал обнуления, Кроме того, сигнал логической "1" с выхода счетчика 7 (фиг. 2к) подается на управ45 ляющий вход переключателя 2, обеспечивая замыкание выхода блока 4 сумматоров по модулю два на информационный вход регистра 3 сдвига и на первый вход элемента И
14, разрешая прохождение на его выход
50 стробирующих сигналов с выхода дешифратора 5.
Таким образом, регистр 3 и блок 4 образуют местный генера ор прямой М-последовательности, работающий синхронно с
55 входным сигналом.
Если на вход устройства поступает инверсная М-последовательность, то при отсутствии ошибок во входном сигнале, через и тактов (фиг. За) на выходе блока 4 сумматоров по модулю два (фиг. Зг) появится сиг1734226 нал прямой M-последовательности, синхронный с входной последовательностью.
При этом сигналы на входах блока 9 (фиг. Зв) будут совпадать (сигналы же на входах блока 6 в этом случае инверсны друг другу), Счетчик 11 подсчитывает число идущих подряд совпадений на выходе блока 9. Насчитав и совпадений подряд, счетчик 11 формирует на выходе (фиг. Зд) сигнал логической "1", который, проходя через первый элемент ИЛИ 12, обеспечивает блокировку счета счетчиков 7 и 11, переключение выхода блока 4 на вход регистра 3, а также разрешает прохождение стробирующих сигналов с выхода дешифратора 5 через элемент И 14. Одновременно с этим, сигнал логической "1" с выхода счетчика 11 подается на вход одновибратора 13, который формирует короткий импульс (фиг, Зе), обеспечивающий параллельную запись в регистр 3 и-разрядного кода с выхода блока
8 инверторов(длительность импульса на выходе одновибратора 13 много меньше длительности сигнала входной последовательности, фиг. Зж,и,к), Таким образом, в регистре 3 устанавливается состояние, соответствующее ссстоянию генератора М-последовательности передающей стороны в данный момент, После этого местный генератор, образованный регистром 3 сдвига и блоком 4 сумматоров по модулю два, начинает формировать и рямую M-последовательность, синхронную с входным сигналом.
Контроль наличия синхронизма осуществляется блоком 16. Перед началом работы импульсом установки, поступающим на соответствующий вход блока 16, обнуляются делитель 24 чбстоты, а также счетчики 22 и
26 через первый и второй элементы ИЛИ 25 и 27 соответственно, Сигнал с выхода основного блока 6 совпадения поступает на вход разрешения счетчика 22, на тактовый вход которого подаются тактовые импульсы fT. Если на входе разрешения счетчика 22 логическая "1" (сигнал совладения) — счет разрешен, если логический "0" (сигнал несовпадения) — счет запрещен и состояние счетчика 22 под действием импульсов fT не изменяется. Таким образом, счетчик 22 подсчитывает число совпадающих позиций входного сигнала и местной М-последовательности, Двоичный код числа совпадений с выходов счетчиков
22 подается на соответствующие входы двухпорогового компаратора 23, имеющего пороги срабатывания m> и mz. Значения порогов выбираются исходя из требований не обходимой помехоустойчивости устройства и достоверности контроля наличия синхронизма. Сравнение числа совпадений с порогами mi u mz осуществляется по стробирующему сигналу дешифратора 5, который формирует импульс в момент окончания по5 следнего такта M-последовательности, формируемой местным генератором, Сигнал стробирования с дешифратора 5 проходит через элемент И 14 и подается непосредственна на соответствующий вход двухпоро10 гового компаратора 23, и через первый элемент ИЛИ 25 — на вход обнуления счетчика 22, сбрасывая его. Первый элемент
ИЛИ 25 осуществляет необходимую задержку сигнала обнуления счетчика 22 относи15 тельно стробирующего сигнала двухпорогового компаратора 23, Состояние выхода двухпорогового компаратора 23 0к в момент сравнения определяется выражением (при отсутствии стробирующего сигнала на выхо20 де двухпорогового компаратора 23 устанавливается логический О)
np k >m< °" u»,= 1,при m2 < K < m1 ° 25 где k — число совпадения, à m» гпг. Следовательно, если в момент сравнения число совпадений "k" находится в зоне 30 неопределенности и нельзя с заданной достоверностью сделать вывод о приеме прямой или инверсной последовательности, на выходе двухпорогового компаратора 23 формируется сигнал логической "1", кото35 рый подается на вход счетчика 26, осуществляющего счет ошибок. Интервал времени контроля задается делителем 24, отсчитывающим заданное количество стробирующих импульсов, 40 Если в течение заданного времени контроля счетчик 26 насчитывает предельно допустимое число ошибок, на его выходе появляется сигнал логической "1", который, проходя через второй элемент ИЛИ 15, ус45 танавливает устройство в исходное состояние. и цикл поиска синхронизма повторяется, Если же число ошибок за интервал времени контроля меньше предельно допустимого, счетчик 26 обнуляется импульсом, 50 поступающим на его вход обнуления через второй элемент ИЛИ 27 с делителя 24 частоты, Формула изобретения 1. Устройство синхронизации M-после55 довательности, содержащее последовательно соединенные регенератор символов, сигнальный вход которого является сигнальным входом устройства, переключатель и регистр сдвига, выходы которого подключены к входам дешифратора состояний и 1734226 55 блока сумматоров по модулю два, выход которого подключен к первому входу основного блока совпадения и второму входу переключателя, первый вход которого соединен с вторым входом основного блока совпадения, выход которого подключен к сигнальному входу основного счетчика числа совпадений, о тл и ч а ю щ ее с я тем, что, с целью сокращения времени вхождения в синхронизм с одновременным обеспечением контроля наличия синхронизма при приеме противоположных сигналов и расширения функциональных возможностей за счет обеспечения вхождения в синхронизм как по прямой, так и по инверсной М-последовательности, введены блок тактовой синхронизации, блок инверторов, элемент И, первый и второй элементы ИЛИ, инвертор, дополнительный блок совпадения, дополнительный счетчик числа совпадений, одновибратор и блок контроля наличия синхронизма, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого является входом установки устройства, а выход второго элемента ИЛИ подключен к входу установки блока контроля наличия синхронизма и входам обнуления основного счетчика числа совпадений и дополнительного счетчика числа совпадений, выход которого подключен к первому входу первого элемента ИЛИ и через одновибратор к входу установки регистра сдвига, выходы которого подключены к входам блока инверторов, выходы которого подключены к параллельным информационным входам регистра сдвига, при этом выход регенератора символов через блок тактовой синхронизации подключен к тактовым входам регистра сдвига, дополнительного счетчика числа совпадений, блока контроля наличия синхронизма и основного счетчика числа совпадений, сигнальный вход которого соединен с сигнальным входом блока контроля наличия синхронизма. а выход основного счетчика числа совпадений подключен к второму входу первого элемента ИЛИ, выход которого подключен к входам разрешения основного и дополнительного счетчика числа совпадений, управляющему входу переключателя и первому входу элемента И, к второму входу которого 50 подключен выход дешифратора состояний, а выход элемента И подключен к стробирующему входу блока контроля наличия синхронизма, причем выход блока сумматоров по модулю два подключен к первому входу дополнительного блока совпадения, выход которого подключен к сигнальному входу дополнительного счетчика числа совпадений, а выход регенератора символов через инвертор подключен к второму входудополнительного блока совпадения. 2. Устройство по п.1, о т л и ч а ю щ ее с я тем,что счетчик числа совпадений выполнен в виде элемента ИЛИ, инвертора регистра сдвига и элемента И, выход которого является выходом счетчика, сигнальным входом и входом разрешения которого являются соответственно первый и второй входы элемента ИЛИ, выход которого подключен к информационному входу регистра сдвига, выходы которого. подключены к входам элемента И, причем выход инвертора подключен к тактовому входу регистра сдвига, вход обнуления которого и вход инвертора являются соответственно входом обнуления и тактовым входом счетчика. 3, Устройство по п.1, о тл и ч а ю щ е е с я тем, что блок контроля наличия синхронизма выполнен в виде первого и второго элементов ИЛИ, делителя частоты, двоичного счетчика, двухпорогового компаратора и счетчика ошибок, к тактовому входу и входу обнуления которого подключены выходы соответственно двухпорогового компаратора и второго элемента ИЛИ, к первому входу которого подключен выход делителя частоты, а выход счетчика ошибок является выходом блока контроля наличия синхронизма, стробирующим входом которого является первый вход первого элемента ИЛИ и стробирующий вход двухпорогового компаратора, к входам которого подключены выходы двоичного счетчика, к входу обнуления которого подключен выход первого элемента ИЛИ, при этом вторые входы первого и второго элементов соединены с входом делителя частоты и являются входом установки блока контроля наличия синхронизма, тактовым и сигнальным входами которого являются соответственно тактовый вход и вход разрешения двоичного счетчика, 1734226 а Jl пялипиииии шш 1734226 1734226 Г Tarmdsii йи Ь У 40 50 Составитель Г.Лерантович Редактор М.Сильнягина Техред М.Моргентал Корректор Н.Ревская Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 1677 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж-35, Раушская наб., 4/5
