Цифровой фильтр

 

Изобретение относится к автоматике , вычислительной и измерительной технике и может использоваться, например , в системах цифровой обработки изображений для классификации сигналов,по их корреляционным и спектральным характеристикам. Цедь изобретения - расширение функциональных возможностей путем обеспечения

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ПЕ à3) ОПИСАНИЕ ИЗОБРЕТЕНИЯ к латогскоьь саидктельСтвм

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ПФП СССР (61) 1568213 (21) 4819629/24 (22) 25.01.90 (46) 23.05.92.6юл. К 19 (72) A.В.Тимченко, О.P.Ïðèñòàéêî и С.В.Тимченко (53) 681.325(088.8) (56) Авторское -свидетельство СССР и 1568213, кл. Н 03 И 3/04, Н 03 Н 17/06, 1988. р1) Н 03 И 3/04 Н 03 Н.17/06

2 (54) ЦИФРОВОИ ФИЛЬТР (57) Изобретение относится к автоматике, вычислительной и измерительной технике и может использоваться, например, в системах цифровой обработки изображений для классификации сигналов,ло их корреляционным и спектральным характеристикам. Цепль изобретения - расширение Функциональных возможностей путем обеспечения

3 173600 дополнительной функции определения средневзвешенного расстояния между входным аналоговым и эталонным сигналами. Цифровой фильтр содержит блок

1 центрирования, счетчик 2 интервала реализации, .первые вычислительные блойи 3.1-3.М, М > 3, вторые вычислительные блоки 4..1-4. (М+1), блок

5 сравнения, причем вычислительный блок 3.1 содержит компаратор 6 нуля, вычислительный блок 3;2 - многоуровневый дельта-модулятор 7, вычислительные блоки 3.3-3.М - вычитатель 8, и входной буферный регистр 9, а каж15 дый из первых вычислительных блоков

3, i„ i = 1,11 содержит первый и второй выделители 10 и 11 переднего фронта, выделитель 12 заднего фронта, элемент ИЛИ 13, счетчик 14 импульсов, выходной буферный регистр 15. Причем выходы 16,1-16.(М+1) являются выхода2 4 ми блоков 3, а каждый из вторых вычислительных блоков 4. 2-4. (М+1) содержит вычитатель 17, Функциональный преобразователь 18, сумматор 19. Вычислительный блок 4.1 содержит функциональный преобразователь 18. Причем входы 20 и 21 являются соответственно информационным 20 и тактовым 21 входами фильтра, а входы 22.1-22.(М+1) являются третьими информационными входами вторых вычислительных блоков

4. Кроме того, устройство содержит блоки 23 и 24 задания первого и второго постоянных значений кода, а выходы 25 и 26 являются первым дополнительным выходом вычислительного блока 4,(M+1) и вторым дополнительным выходом фильтра соответственно.

1 ил.

Изобретение относится к автоматике, вычислительной и измерительной технике, может использоваться, например, в системах цифровой обработки изображений для классификации сигналов по их корреляционным и спектральным характеристикам и является усовершенствованием изобретения по авт. св N! 1568213.

Цель изобретения - расширение функциональных возможностей путем обеспечения дополнительной функции опреде-. ления средневзвешенного расстояния

- между входным аналоговым и эталонным сигналами.

На чертеже приведена блок-схема цифрового фильтра.

Цифровой фильтр содержит блок 1 центрирования, счетчик 2 интервала реализации, первые вычислительные блоки 3.1-3.M, M > 3, вторые вычислительные блоки 4.1-4.(М+1), блок 5 сравнения. Вычислительный блок 3,1 сожержит компаратор 6 нуля, вычислительный блок 3.2 - многоуровневый дельта-модулятор 7, вычислительные блоки 3,3-3.М - вычитатель 8 и входной буферный регистр 9. Каждый из первых вычислительных блоков 3; i, i 1.M содержит первый 10 и второй 11 выделители переднего фронта, выдели- . тель 12 заднего фронта, элемент ИЛИ

13, счетчик 14 импульсов, выходной буФерный регистр t5. На чертеже обозначены выходы 16,1-16.(M+1) блоков 3.

Каждый из вторых вычислительных блоков 4,2-4.(М+1) содержит вычитатель 17, функциональный преобразователь 18, сумматор 19. Вычислительный блок 4.1 содержит функциональный преобразователь 18 На чертеже обозна35 чены информационный 20 и тактовый 21 входы фильтра, третьи информацион-... ные входы 22.1-22.(М+1) вторых вычислительных блоков 4, блоки 23 и 24 задания первого и второго постоянных 0 значений кода, первые дополнительные выходы 25 вычислительного блока

4.(М+1), второй дополнительный выход

26 фильтра, Многоуровневый дельтамодулятор 7 в вычислительном блоке

45 3,2 имеет нечетное число уровней квантования и соответствует квантуюшей характеристике с центральным подавлением слабых сигналов.

Вход блока 1 центрирования являЮ ется информационным входом 20 цифро" вого фильтра. В первых вычислительных блоках 3. i, i=1,N, входы первого выделителя 10 переднего фронта и аы" делителя 12 заднего фронта обьединеу ны, выходы этих выделителей подключены к входам элемента ИЛИ 13, выход которого подключен к счетному входу счетчика 14 импульсов, вход обнуле173600 ния которого подключен к выходу второго выделителя 11 переднего фронта. Выходы счетчика 14 подключены к информационным входам выходного буферного регистра 15,тактовый вход которого объединен с входом второго выделителя 11 переднего фронта и подключен к выходу переполнения счетчика 2 интервала реализации. lO

Выходы выходного буферного регистра 15 первых вычислительных блоков

3.1-3.И являются соответствующими выходами 16.1,-16.N указанных блоков.

Все разрядные выходы многоуровневого дельта-модулятора 7 вычислительного блока 3.2 и выходы всех разрядов вычитатеяей 8 вычислительных блоков

3.3-3.(t1-1) полключены к информационным входам входных буферных регистров 20 . 9 и вторым входам. вычитателей 0 вычислительных блоков 3;3 - 3.И соответственно. Выходы BcGx разрядов вычитателя 8 вычислительного блока

3.И являются выходами 16.(И+1) этого 25 блока. Вход компаратора 6 нуля вычислительного блока 3.1 объединен с информационным входом многоуровневого дельта-модулятора 7 вычислительного блока 3.2 и подключен к выходу блока 1 центрирования, Выход компаратора 6 нуля подключен к входам первого- выделителя 10 переднего фронта и выделителя 12 заднего

Фронта вычислительного блока 3.1.

Выход знакового разряда разрядных 35 выходов многоуровневого дельта-модулятора 7 вычислительного блока 3.2 и выходы знаковых разрядов выходов вычитателей 8 вычислительных блоков

3.3-3.И- подключены к входам первого 4О выделителя 10 переднего фронта и выделителя 12 заднего фронта соответствующего вычислительного блока 3.23.м.

В блоках 3.3-3.И первые входы вы- 45 читателя 8 подключены к выходам входного буферного регистра 9, тактовые входы регистров 9 вычислительных блоков 3.3-3.И объединены с тактовыми входами многоуровневого дельта- 50 модулятора 7 вычислительного блока

3,2, счетчика 2 интервала реализации и подключены к тактовому входу 21 / фильтра. Вторые вычислительные блоки

4.2-4.(И+1) содержат вычитатель 17, первые и вторые входы которого являются первыми и вторыми информационными входами соответствующего блока

2 6

4, выходы вычитателя 17 подключены к первым входам функционального преобразователя 18, вторые входы которого являются третьими информационными входами 22 соответствующего блока 4.

Выходы Функционального преобразователя 18 соединены с первыми входами сумматора 19, вторые входы которого являются четвертыми инфориационными входами соответствующего вычислительного блока 4. В вычислительном блоке 4.1 первыми и вторыми информационными входами являются соответствующие входы функционального преобразователя 18, выходы которого являются выходами этого вычислительного блока.

Выходы 16.1 вычислительного блока

3,i, i=1,Л, подключены к первым информационным входам (i+1)-го вычислительного блока 4.(i+1) и вторым информационным входам i-ro блока 4.i (кроме блока 4.1), выходы 16.1 вычислительного блока 3,1 подключены также к первым информационным входам блока 4.1, выходы вычислительного блока 4. подключены к четвертым информационным входам вычислительного блока 4.(+1). .Выходы блока .(И+1) являются первыми дополнительными выходами 25 фильтра и подключены к первым входам блока 5 сравнения, вторые информационные входы которого и вто- . рые информационные входы вычислительного блока 4.(И+1) подключены к выходам блоков 24 и 23 задания постоянного значения кода, выход блока 5 сравнения является вторым дополнительным выходом 26 фильтра.

Цифровой фильтр работает следующим образом.

Входной аналоговый сигнал x(t), поступающий на вход 20 фильтра, подвергается следующей обработке. С помощью блока 1 центрирования из сигнала x(t) исключается постоянная составляющая и производится коррекция спектра сигнала с подчеркиванием и подавлением отдельных полос частот.

В каждом блоке 3. i, i--1,М, за время равное интервалу реализации Я, опре-1 деляемому частотой Т дискретизации и коэффициентом N деления счетчика 2 интервала реализации, производится определение числа fD;) нулей i-ro порядка входного сигнала: в первом блоке 3.1 D< — число пересеченийвходным сигналом нулевого уровня, во втором блоке 3.2 D — число пере1736002

О„, k = 1;

D„- Вк 1 у k=2ÝМ;

Ь1) к (N-1)-Вк(,k=M+1 где D;, i-1,M — число нулей соответствующего по рядка;

N = 9/T — объем выборки.

Затем вычисляются нормированные взвешенные значения отклонения скорости роста числа .нулей соответствующего порядка от заданных (о1 (6D<- 6О„)

К Д 1 <о к (2) где ЬDg — заданные скорости роста (скорости роста эталонного сигнала).

Суммирование поспедоаатепкности значений (ED„l, k=1,ì+1, позвопяет определить выборочное значение» расстояния между входным и эталонным сигналами в предыдущем интервале реализации

2 С вЂ” з

К=!

Сравнение величины с неко.-.

2 торой заданной величиной (эталонного сигнала) позволяет подтвердить или отбросить гипотезу о соответствии входного сигнала x(t) эта — . лонному сигналу.

Рассмотрим определение числа нулей

i-го порядка l 0; ), i в 1, центрированного входного сигнала.

С входа 21 на тактовый вход счетчика 2 поступает непрерывная после.сечений производной входного сигнала нулевого уровня, в третьем блоке

3.3 D — число пересечений второй производной входного сигнала нулевого уровня и т,д. В конце интервала реализации ® указанные значения числа нулей записываются в выходные буферные регистры 15 блоков 3 и поступают на соответствующие выходы 16, В сгедующем интервале реализации производится обработка полученной последовательности (ВД во вторых вычислительных блоках 4, заключающаяся в вычислении средневзвешенного расстояния между входным и эталонным сигналами. Для этого определяется скорость роста числа нулей:

10 довательность импульсов, частота которых определяется частотой дискретизации входного сигнала при дельтамодуляции и соответствует отсутствию перегрузки по крутизне центрированного входного сигнала с блока l. За время интервала реализации Дн = TN в первом блоке 3.1 с помощью компаратора 6 и счетчика 14 производится подсчет пере сечения входным центрированным сигна.лом нулевого уровня (из плюса в минус и из минуса в плюс). В конце интервала реализации Си) по переднему фронту импульса с выхода переполнения счетчика 2 содержимое счетчика

14 записывается в регистр 15, а счетчик 14 подготавливается к циклу накопления. Таким образом, на выходах регистра 15 блока 3.1 формируется число нулей первого порядка D центрированного входного сигнала которое сохраняется на этих выходах в течение следующего интервала реализации.

Во втором блоке 3.2 центрированный входной сигнал подвергается дискре-1 тизации и квантованию с частотой Т с помощью дельта-модулятора 7, на выходах которого формируется знак и абсолютное значение приращения входного сигнала по правилу:

А и = Е ENT(L--":--- + 0,5), (x) (d) (х,„- х„( О з (х) мин (х) где d — численное значение шага

® квантования; его знак; л х,х - отсчет входного сигнала

40. и оценки его в моменты дискретизации;

ENT(.) — целая часть величины ();

s ") — минимальный нулевой шаг мин

J квантования.

Использование дельта-модулятора 7 с нечетным числом уровней квантования приводит при постоянном значении входного центрированного сигнала к формированию последовательности значений (сР 1 = (0) и не приводит к изменению шага квантования. Последовательность (Q соответствует г,Ы первой разности дискретизированного и квантованного центрированного; входного сигнала, т.е. аппроксимиру ет первую производную указанного сиг. нала. Поэтому изменение знака в посп ледовательности fd „„1 соответствует изменению знака производной и

9 1 подсчитывается за интервал реализации

® счетчиком 14. В конце интервала реализации по импульсу с выхода пере= полнения счетчика 2 накопленное в счетчике 14 значение записывается в регистр 15, а счетчик 14 обнуляется, чем подготавливается к следующему периоду накопления. Таким образом, на выходах 16,2 регистра 15 блока

3.2 формируется число нулей второго порядка D<, которое сохраняется на этих выходах в течение следующего интервала реализации.

Формирование числа нулей более ! высоких порядков рассмотрим на примере блока .k (k=3) Последовательность

ФИ значений d 1, поступающая с выходов многоуро невого дельта-модулятора 7 вычислительного блока 3.2, стробируется в регистре 9, в результате чего за период дискретизации Т на выходах и входах регистра 9 присутствуют значения d и d,, 1х) (х) поступающие на входы вычитателя 8.

Вычитатель 8 осуществляет вычитание

1 значения Й,з, из значения d, т.е. (x) (x) формирует разностную операцию 9 .:„„ =

= d „„ — d,, которая для k=3 со(х) (x)

I ответствует формированию второй раз-. ности дискретизированного и квантован ного центрированного входного сигна.ла. Изменение знака сигнала (9X ) (из минуса в плюс и из плюса в минус) подсчитывается счетчиком 14 за интервал реализации ® и записывается по сигналу с выхода переполнения счетчика 2 в конце интервала реализации в регистр 15, а счетчик 14 оЬнуляется, чем подготавливается к новому циклу накопления.

Блоки З.k (khЬ 3) работают аналогично, Формируя разностную операцию и подсчитывая изменение знака сигна-. ла " X ) за интервал реализации ® . Поэтому на входах 16Л регистра 15 вычислительного блока 3.k формируется число Эк нулей k-ro порядка, которое сохраняется на этих выходах в течение следующего интер- . вала реализации.

Скорость роста числа нулей определяется следующим образом. В блоке

4.1 согласно (1) значение скорости

7360(1 2 10 роста числа нулей ДВ, = D<, т.е. скорость роста числа нулей равна числу нулей первого порядка. В бло5 ках 4.k, k=2,N скорость роста числа. нулей k-го и (k-1)-ro порядков, поступающих на первые и вторые информационные входы блока 4.k, т.е. первые и вторые входы вычитателя 17. На выходах вычитателя !7 блока 4.k

k=2,È формируется значение сигнала

dDк = D як- °

На вторые информационные входы блока 4.(М+1) с блока 23 задания постоянного значения кода поступает значение сигнала, соответствующее (N-1), где М равно коэффициенту де= ления счетчика 2 интервала реализации. На выходах вычитателя 17 этого зп блока Формируется соответствующее значение скоростиД В,х,,= (N-1)-1Ъ .

Значения сигналов(ДО„), k=1,M+1, поступают на первые входы функционального преобразователя 18 соотч д ветствующуго блока 4Л, на вторые входы которого с третьих информационных входов 22Л соответствующего блока 4.k подается значение заданной скорости роста числа нулей Д0 к

ЗО эталонного сигнала, в результате чего на выходах функционального преобразователя 18 формируется нормированное (взвешенное) значение отклонения

8L к скорости роста числа нулей ДОк от эаданнои Д D согласно выраже(о) к

З we (2) . Функциональный преобразователь 18 наиболее просто может быть выполнен на постоянном запоминающем устройстве, первые и вторые адресные

40 входы которого являются первыми и вторыми входами преобразователя 18. значения снгнаяое1)е„), k=1 йч1, с выходов Функциональных преобразователей 18 последовательно суммируются сумматорами 19: на входах суммато45 . ра 19 Ьлока 4. 2 Формируется значение

С сигнала 30, + о0, на выходах сумматора 19 блока 4,3 - значение сигнала 30< +ID + Ь и т.д., в результате чего на первых дополнитель50 ных выходах с5 фильтра формируетаа ся значение сигнала, равное (1 согласно (3), т.е. средневзвешенное расстояние между входным и эталонным сигналами.

Значение (р, поступающее на первые входы блока 5 сравнения, сравнивается с постоянным значением (.поступающим с блока 24 задания второго

6002

Форм ула изобретения блоков, выходы i-ro второго вычислительного блока подключены к соответствующим четвертым информационным входам (i+1 )-ro второго вычислитель35 ного блока, выходы (M+1 )-го второго вычислительного блока являются первыми дололнительными выходами и подключены к первым входам блока сравнв ния, вторые входы которого и вторые

49 информационные входы (И+1)-го второ" го вычислительного блока являются первой и второй шинами кода постоянного значения, выход блока сравнения является вторым дополнительным вы45 кодом.

Составитель А.Тимченко

Редактор В.Петраш Техред М.Дидык

Корректор,С.Шекмар

Заказ 1824 Тираж Подписное

ВНИИЛИ Государственного комитета по изобретениям и открытиям при ГК,1Т СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,301

11 173 постоянного значения кода. При выполнеиии условия(7 у на втором вы-. г о ходе 26 Фильтра формируется сигнал логической единицы, сигнализирующей о совпадении входного центрированного и эталонного сигналов с заданной точностью. Точность указанного совпа. дения задается значением дг с бло- то ка 24 задания постоянного кода.

Скорость роста числа нулей Ь Dqj от их пррядка k является быстроубывающей функцией, поэтому для определения нормированного средневзвешенного расстояния между входным и эталонным сигналами используется незначительное число вычислительных блоков 4 (обычно не более шести), что при незначительных аппаратурных затратах позволяет проводить идентификацию и обнаружение заданных сигналов, а также проверку статистических гипотез, например соответствия входного центрированного сигнала ! авторегрессионному процессу заданного порядка.

Цифровой фильтр по а вт . с в. 1568213, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения дополнительной функции определения средневзвешенного расстояния между входным аналоговым и эталонным сигналами, в него введены блок сравнения и И+1 вторых вычислительных блоков, первый из которых выполнен на функциональном преобразователе (каждый из М), а остальные — на вычитателе, функциональном преобразователе и сумматоре, выходы которого являются выходами соответствующего второго вычислительного блока, первыми и вторыми инфор мационными входами которого являются

30 соответственно первые и вторые входы вычитателя, выходы которого подключены к первым входам соответствующего функционального преобразователя, вторые входы которого являются третьими информационными входами соответствующего второго. вычислительного блока,. выхомы функционального преобразователя подключены к первым входам соответствующего сумматора, вторые входы которого являются четвертыми, информационными входами соответствую" щего вычислительного блока в первом из И+1 вторых вычислительных блоков, первыми и вторыми информационными, входами являются соответствующие вхо-, ды функционального преобразователя, выходы которого являются выходами . данного вычислительного блока и соединены с четвертыми информационными входами второго из вторых вычислитель1 ных блоков соответственно, выходы

i-го первого вычислительного блока (i=1,M) подключены к первым информационным входам i-ro, кроме первого, второго вычислительного блока соответственно, выходы первого из первых вычислительных блоков подключены к первым информационным входам первого и второго из вторых вычислительных