Мажоритарное устройство обработки аналоговой информации

 

Мажоритарное устройство обработки аналоговой информации относится к автоматике и вычислительной технике и может быт«ь применено в автоматизированных системах контроля и управления технологическими процессами, в информационных измерительных системах высокой надежности. Цель изобретения - расширение области применения устройства за счет обработки группы аналоговых сигналов. Выбор подключаемого аналогового входа осуществляется с помощью переключателя. Момент подключения аналогового входа и порядок обработки информации задаются управляющим процессором. 10 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

<в>Я0а) 1 73 (51)5 Н 05 К 10/00

f "» и (,q,4 .»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4473457/24 (22) 15.08.88 (46) 30.05.92. Бюл, Ф 20 (72) В.Г.Корчагин, Л.Я.Кравцов, Д.1. .Лакийчук и Т.fi.Èèõàëåâà (53) 681.3 (088.8) (56) Лвторское свидетельство СССР

1" .1101827, кл. (: 06 Б 11/16, 1982.

Электроника, 1987, т. 56, Р 2, с. 32-39. (54) 11А>(ОРИТЛР110В УСТ1 ОИСТВО ODPAHOTКИ ЛНЛЛОГОВ011 ИНООГИЛЦИИ (57) 11пжоритпрное устройство обработки аналоговой ин юрмпцин относится

11зобретение относится к автоматике и вычислительной технике и может быть применено в автоматизированных системах контроля и управления технологическими процессами, информационных измерительных системах высокой надежности, системах числового програминого управления.

Цель изобретения — расширение области применения устройства за счет обработки группы однотипных аналоговых сигнплов.

На фиг. 1 представлена схема устройства; на фиг. 2 — схема резервированного трехканального генератора; на фиг. 3 - схема блока мажоритарного выбора; на фиг. 4 — схема блока мажоритарных интерфейсов, на Лиг. 5 — алгоритм работы устройства в базисе засылок данных (информация, адрес, команда); íà фиг. 6 - блок запоминающих элементов; на Ьиг.7 — схема коммута2 к пвтоматике и вычислительной технике и может быть применено в автоматизированных системах контроля и управления технологическими процессами, в информационных измерительных системах высокой надежности. Цель изобретения — расширение области применения устройства зп счет обработки группы аналоговых сигналов. Выбор подключаемого аналогового входа осуществляется с помощью переключателя. Иомент подключения аналогового входа и порядок обработки информации задаются управляющим процессором. 10 ил. торя; нп фиг. 8 — схема канала контроля из устройства мажоритарного выбора, на фиг. 10 — временные диаграммы работы устройства мажоритарного выбора.

На фиг. 1 обозначены.коммутаторы

С

1-1 — 1-9, переключатель 2, аналогоцифровые преобразователи (ЛЦП) 3-1

3-3, мажоритарные элементы 4-1 — 4-6, резервированный трехканальный генератор 5, упрпвляющие процессоры 6-1

6-3, блок 7 мажоритарного выбора, блоки 8-1 — 8-3 запоминающих элементов, блоки 9-1 — 9-3 мажоритарных интерфейсов, нины 10-1 — 10-3 входов-вы- В ходов в систему, аналоговые входы

11 — 13, первая — третья магистрали"

И 4 — 11 обиена инфориацией между процессорами G, блоками запоминающих элеиентов и блоками 9 мажоритарных интерфейсов.

173

На фиг. 2 обозначены первый — третий выходы 14-1 — 14-3, канальные re нераторы 15-1 — 15-3, содержащие кварцевый резонатор 16, резистор 17 обратной связи, ключевой усилительный элемент 18, первый и второй инверторы

19 и 20 и развязывающие резисторы 21 и 22, а также восстанавливающие органы

23-1 — 23-3, содержащие выходные ключевые усилительные элементы 24 — 26 и суммирующие резисторы 27 — 35.

На фиг. 3 обозначены первый индикатор 36, первый — ыестой 37-1 — 37-6 входы-выходы, второй индикатор 38, мажоритарные элементы 39 и 40, коммутаторы 41 и 42, блок 43 выделения строба, каналы 44-1 — 44-3 контроля, ма><оритарный элемент 45 и канальные приемопередатчики 46 — 48.

На <>иг. 4 обозначены элемент ИЛИ

49, триггер 50 запроса прерывания, шины 51 второго выхода, вторые — четвертые входные шины 52 — 54, группы

55 (первый вход, первый выход системы), первый групповой вход-выход 56> группы клапанов 57-59 соответственно первого — третьего входов от ЛЦП, элемент 60 последовательного интер<>ейса, регистр 61 вывода ЛЦП, регистр 62 вывода в систему, регистр 63 ввода иэ системы, дешифратор 64 команд ввода, дешифратор 65 команд вывода, первьпr элемент И 66, канальные приемники 67 адреса, канальные приемопередатчики 68 информации и второй эле. мент И 69.

На с>иг. 5 введены следующие обозначения для функциональных узлов и условных вершин граф-схемы алгоритма:

70 — переключатель н положении

"Основная часть технологического оборудования";

71 — переключатель в положении

"Запасная ветвь технологического оборудования", 72 — засылка аналогового параметра D ЛЦП (3-1 — 3-3) через коммутаторы некоммутируемой части (1-1, 1-4 и 1-7) и коммутаторы основной ветви (1-- 1-5 и 1-8), 73 — засылка аналогового параметра в ЛЦП (3-1 — 3-3) через коммутаторы некоммутируемой части (1-1, 1-4 и .

1-.7) и коммутаторы запасной ветви (1-3, 1-6> и 1-9)

74 - засылка из процессора (6-1

6-3) через устройство 7 мажоритарного выбора сигналов, магистраль (М q — И>), блок мажоритарных интерфейсов (9- 1

7775 4

2О

9-3), ма><оритарные элементы (4-1

4-3) команды "Запуск ЛЦП" и адреса коммутаторов, 75 — засыпка результатов преобра-, зования первого ЛЦП 3-1 из первого регистра блоков 9-1 — 9-3 мажоритарных интер<>ейсов в процессоры 6-1

6-3 через магистрали И вЂ” Е и блок 7 мажоритарного выбора, 76 — засылка результатов преобразования второго ЛЦП 3-2 из второго регистра блоков 9-1 — 9-3 мажоритарных интерфейсов в процессоры 6-1

6-3 через магистрали l1 — N> и устройство 7 ма><орптарнога выбора, 77 — засылка результатов преобразования третьего ЛЦП 3-3 иэ третьего регистра блоков 9-1 — 9-3 мажоритарных интер<>ейсов в процессоры 6-1

6-3 через магистрали И вЂ” 11 и устройство 7 мажоритарного выбора, 70 — фильтрация по отсчету и предыстории, вычисление,, 79 — засылка результатов фильтра-ции выборки ординат из процессров

6-1 — 6-3 в блоки 8-1 — 8-3 запоминающих элементов через магистрали П вЂ”

21 и устройство 7 мажоритарного выбора по прямому доступу, 00 — имеется ли. сигнал требования прерывания из системы?, 01 — засылка сигналов команды "Выдать в систему" и адреса параметра в блоки 9-1 — 9-3 мажоритарных интерфейсов, засылка команды и адреса из блоков 9-1 — 9-3 мажоритарных интерфейсов в процессоры 6-1 — 6-3 через магистрали tl< — 1! и блок 7 мажоритарного выбора, 82 — засылка величины параметра из блоков 8-1 — 8-3 запоминающих элементов через магистрали Н „- И в блоки

9-1 — 9-3 ма><оритарных интерфейсов, засылка параметра из блоков 9-1 — 9-3 мажоритарных интерфейсов, в систему через устройство 7 мажоритарного выбора и входы-выходы 14-1 — 14-3 в систему;

83 — имеется ли сигнал конца передачи сообщения в систему ;

84 — имеется ли сигнал конца работы устройства?.

На Лиг. 6 привепен пример реализации блока запоминающего устройства, где обозначены двунаправленные шины

05 входа-выхода, блок 86 сопряжения с шиной, регистр 07 режима, регистр

80 данньс<, регистр 89 адреса и накопитель 90 ОЗУ. !

17377

Коммутатор (фиг. 7) содержит деши< ратор 91 адреса коммутатора и набор аналоговых ключей 92- 1 — 92-п.

На фиг. 8 обозначены коммутаторы

93 - 95, инвертор 96, элемент ИЛИ 97, коммутатор 98 и элементы ИЛИ 99 и

100, на фиг. 9 — первый элемент И

101, первьпt элемент 102 задержки, второй элемент И 103, элемент ИЛИ

104, второй элемент 105 задержки, третий элемент И 106, элемент ИЛИ 107 и триггеры 108 — 111.

Перед началом работы аналоговые сигналы с датчиков выставлены и поступают на входные шины 11 — 13. Переключатель 2 установлен в положение, . которое указывает, с какой ветвью технологического оборудования работает вся система. В случае работы с ос- 20 новной ветвью на первом выходе переключателя 2 имеется потенциал логической единицы.

Производится рея<им начальной установки по инициативе от системы. IIC сигналу начальной установки обнуляются 0-1 — 8-3 блоки запоминающих элементов и оперативная память процессоров 6-1 — 6-3, а также элементы па. мяти в блоках 9-1 — 9-3 мажоритарных

ЗО интерфейсов.

После начальной установки устройство готово к работе по программе.

Устройство работает следующим образом.

Программа работы всего устройства 35 синхронно разворачивается процессорами 6-1 — 6-3. Помимо одновременности запуска, синхронность работы процессоров обеспечивается работой резервированного трехканального генерато- 40 ра 5е

Синхронизация работы генераторов обеспечивается синхронизующими связями через развязывающие резисторы

21-1 — 21-3 и 22-1 — 22-3. Синхрони- 45 .зированные сигналы генераторов через ключевые усилительные элементы 18-1

18-3 подаются на восстанавливающие органы 23-1 — 23-3 с тремя выходами, являюцимися выходами резервированных 50 трехканальных генераторов 14-1

14-3.

Процессоры 6-1 — 6-3 синхронно пересылают для коммутаторов 1-1 — 1-9 адрес аналогового параметра и команду "Запуск АЦП". Адрес и команда передаются через устройство 7 мажоритарного выбора сигналов, магистрали

И вЂ” И в блоки 9-1 — 9-3 мажоритарных интерфейсов.

Блок 7 мажоритарного выбора (Лиг. 3) включает в свой состав первую — .третью группы входных-выходных шин 37-1 — 37-3 для связи с активным абонентом (процессорами), четвертую— шестую группы входных-выходных шин

37-4 — 37-6 для связи с пассивным абонентом.(блоками интерфейса). В

Инициатором обмена являются активные абоненты. На них выставляется информация по шинам 37-1 — 37-3, в случае режима ввода в пассивные абоненты на нинах строба сопровождения информации, подключенных к входу каналов контроля, выставляется единичный потенциал, который, пройдя ряд элементов канала, оказывается на его выходе. Сигналы стробов с трех каналов контроля через элемент 40 поступают в блок 43 выделения строба.

На шинах режима, соединенных с входами мажоритарного элемента 39, выставлен нулевой потенциал. На выходе элемента 39 TQKX

37-6).

Сигнал информации при исправности процессов 6-1 — 6-3 проходит через коммутаторы 93 всех каналов контроля на коммутаторы 94 по первому входу.

С выхода коммутатора 94 информация поступает на третьи входы компаратора 98 и на первый вход коммутатора

95 соответствующего канала контроля, на первые .и вторые входы соответствующих элементов ИЛИ 97 других кана" лов контроля, а также через входы 4 собственного канала контроля приходят сигналы информации из других каналов контроля.

Сигналы стробов сопровождения информации, пройдя на вход мажоритарного элемента 40, с его выхода поступа- ют через блок 43 выделения строба на элемент И 101. Так как триггер 108 в исходном состоянии. имеет высокий потенциал на инверсном выходе, то сигнал с выхода элементов И 101 после задержки на элементе 102 задержки

173777 выставляет высокий потенциал на выходе элемента 102, Триггер 108 остается в состоянии "0" в любом случае, т.е. если сигнал с элемента И 101 перекинет его в состояние "1", то после элемента ПЛИ 104, элемента 105 задер><ки и элемента ИЛИ 107 вновь установится состояние "0" в триггере

108. !ерез элемент 105 задержки формируется выходной синхронизирующий сигнал в блоке 43, проходящий через коммутатор 42, сигнал управления на котором от элемента 39 позволяет пропустить на выход входную информацию по первому входу.

Сигналы информации при исправности .всех активных абонентов, приходящие на первые входы каналов 44 контроля, проходят через них, контролируя на р0 наличие соответствующего строба из . блока 43 выделения строба, и выходят .по четвертому выходу каналов 44 контроля. После выхода из каналов контроля сигналы поступают на мажоритарный элемент 45 совместно с сигналами из других каналов. С выхода мажоритарного элемента 45 сигналы подаются на вход канальных приемопередатчиков

46 - 48 для передачи пассивным абонентам. В случае отсутствия какого30 либо сигнала информации или .рассогласования во времени больше допустимого срабатывает индикатор 38, в случае попадания сигнала строба сопровожде" ния или сигнала режима срабатывает 35 индикатор 36.

Через блоки мажоритарных интерфейсов передается адрес коммутатора и команда "Запуск АЦП". В блоке 9 мажоритарного интерфейса (фиг. 4) ад- 40 рес попадает в канальные приемники 67 адреса, откуда, расшифровавшись, клапанирует элементы 68, 69 и 49, информация (адрес коммутатора; команда

"Запуск ЛЦП") — в канальные приемопередатчики 68 информации, признак режима (команда "Вывод" по отношению к процессору) — в элемент И 49.

Лдрес коммутатора и команда "Запуск ЛЦП" по шине 51 из блоков 9-1 — 50

9-3 мажоритарных интерфейсов поступают на мажоритарные схемы 4-1 — 4-3.

С выхода мажоритарных элементов

4-1 — 4-3 адрес коммутатора поступает на коммутаторы 1-1 — 1-9, а команда — нл ЛЦП 3-1 - 3-3. Коммутаторы построены так, что принимают определенную группу разрядов адреса. Коммутаторы 1-2, 1- и 1-8 "откликаются"

8 на свои адреса только тогда, когда переключатель 2 установлен в такое положение, при котором на его первом выходе установлен высокий потенциал, а коммутаторы 1-3, 1-6 и 1-9 — при высоком потенциале на втором выходе переключателя, т.е. в коммутаторах (фиг. 7) стробируетсл дешифратор 91.

Таким образом осуществляется анализ работы с основной или запасной ветвями технологического оборудования (условные вершины 70 и 71 алгоритма на фиг. 5).

После получения адреса коммутатором, к которому подключен аналоговый датчик, опрашиваемый в данный момент, аналоговый сигнал с этого датчика получает возможность прохождения на

АЦП 3-1 - 3-3 через соответствующие коммутаторы.

После преобразования на АЦП 3-1

3-3 сигнал в цифровой форме записывается одновременно в три блока 9-1

9-3 мажоритарных интерфейсов последовательно следующим образом.

Из ЛЦП 3-1 информация заносится через клапаны 57 всех, блоков 9-1 .9-3 интерфейсов и через приемопередатчики 68 в процессоры 6-1 — 6"3, из

АЦП 3-2 информация заносится через клапаны 58 всех блоков 9-1 — 9-3 и через их приемопередатчики 68 в процессоры 6-1 — 6-3, из АЦП 3-3 информация заносится через клапаны 59 всех блоков 9-1 — 9-3 и через их приемопередатчики 68 в процессоры 6-1 — 6-3.

ЛЦП 3-1 — 3-3 имеют в своем составе выходной регистр результата, поэтому результат преобразования вы-, ставляется через время Т„ после команды "Запуск АЦП" и стирает старое значение результата преобразования.

Программа обработки информации в процессорах 6-1 — 6-3 построена таким образом, что она учитывает время преобразования информации на преобразователях 3, давал возможность достоверного интегрального измерения параметра, чтобы случайное кратковременное отклонение величины параметра ("всплеск") не было зафиксировано.

Передача информации из АЦП происходит следующим образом.

Процессоры 6-1 — 6-3 подают команду на ввод результата преобразования

AIUI 3-1, которая поступает параллельно с адресом группы клапанов 57. Лдрес группы клапанов 57 с выхода дешифратора 64 открывает клапаны 57 и

1737775

10 информация с его выхода проходит через приемопередатчики 68, магистрали;

И< — И на блок 7 мажоритарного выбо-

PQe

В режиме приема информации в активные абоненты (процессоры 6-1 - 6-3) от пассивных (блоки 9-1 — 9-3 мажоритарных интерфейсов) процессоры синхронно выставляют на шинах сигналы признака ввода, поступающие на мажоритарный элемент 39 блока 7 (фиг.3).

По этим сигналам срабатывает мажоритарный элемент 39, которьпr своим высоким единичным потенциалом подготавливает переключатели 46 — 48 по управляющим входам к переключению нл прием информации с шин 37-4 — 37-6 и передачу ее в каналы 44-1 — 44-3 контроля по входам 8, а также пере- 2О ключает коммутаторы 41 и 42 для приема информации соответственно с второго и первого их входов на выход.

Временные диаграммы обменов через блок 7 приведены на фиг. 10.

Ввод информации из ЛЦП 3-2 и 3-3 (Ьункционлльные вершины 76 и 77 rpaha) организуется аналогично, изменяются только адреса клапанных групп, они означают соответственно клапаны

58 и 59.

3(После ввода инФормации из ЛЦП 3-3 в процессорах 6-1 — 6-3 орглпизуется программа фильтрации принятых сигналов по отсчету и предыстории (функционлльнлл вершина 78 граф-схемы ал- 35 горитма на фиг. 5).

Вычисленная величина параметра записывается в буферную память в том случае, если лет сигналов требования прерываний (P ТПР) из системы, поступаюцих в процессоры из системы через блоки 9-1 — 9-3 мажоритарных интерфейсов с триггера 50 запроса прерываний, В зависимости от положения пере- 45 ключателя " параметр для коммутируемых параметров с основной и запасной ветвей технологического оборудования записывается в ту или иную зону памяти (второй выход переключателя явля- 50 ется разрядом адреса блоков 8-1 — 8-3 запоминающих элементов и может принимать значение логического нуля или единицы.

После записи измерений в память и отсутствии сигнала конца работы устройства производятся измерения сле- дующего параметра.

В случае запроса со стороны системы по инициативе оператора или по инициативе других устройств системы в устройство обработки аналоговой информации через мажоритарные элементы

4-4 — 4-6 поступает команда с требованием передать в систему параметры по соответствующему адресу (условная верпина 80 в граф-схеме алгоритма на фиг. 5).

Организуется засыпка сигналов команды "Выдать в систему" и адреса параметра через элементы 4-4 — 4-6 в блоки 9-1 — 9-3 мажоритарных интерфейсов (функциональная вершина 81).

По этим сигналам под управлением процессоров 6-1 — 6-3 организуется передача через магистрали И вЂ” И параметров по адресу из блоков 8 запоминающих элементов в блоки 9 мажоритар ых интерфейсов (функциональная вершина 02).

Передача информации заканчивается выставлением процессорами 6 сигнала

1 опец передачи . После конца передачи процессор вновь возвращается к приему аналоговых величин от датчиков.

Формула изобретения

Иажоритарпое устройство обработки аналоговой информации, содержащее первый — третий управляющие процессоры, блок мажоритарного выбора, блок коммутаторов, первый — третий блоки мажоритарного интерфейса, первые группы информационных входов/выходов которых соединены с первой группой входов/выходов блока мажоритарного выбора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обработки группы однотипных аналоговых сигналов, в него введены первый— шестой мажоритарные элементы, первый— третий аналого-цифровые преобразователи, переключатель, первый †. третий блоки запоминающих элементов, резервированный трехканальный тактовый генератор, а блок коммутаторов содержит первый — девятый коммутаторы, причем выходы трехканальЖго тактового генератора соединены с входами синхронизации управляющих процессоров, информационные входы-выходы которых подключены к второй группе входов-выходов мажоритарного блока, первая группа входов-выходов которого подключена

173 к группе входов-выходов первого — третьего блоков запоминающих элементов, старший разряд входа адреса которых соединен с первым выходом переключателя, первая группа аналогoBblx входов устройства подключена к информационным входам первого, четвертого и шестого коммутаторов, стробирующие входы которых подключены к входу разрешения устройства, вторая и третья группы аналоговых входов устройства подключены к информационным входам второго, пятого и восьмого и третьего, шестого и девятого коммутаторов соответственно, стробирующие входы которых соединены с вторым и первым входами переключателя соответственно, адресные входы первого — третьего, четвертого — шестого и седьмого — девятого коммутаторов подключены к выходам первого — третьего мажоритарных элементов соответственно, а выходы— к информационным входам первого — тре7775 тьего аналого-цифровых преобразователей соответственно, стробирующие входы которых подключены к выходам

5 соответственно первого — третьего мажоритарных элементов, первые — третьи входы которых подключены к информационным выходам одноименных блоков мажоритарных интерфейсов, первый— третий информационные входы которых соединены с выходами первого — третьего аналого-цифровых преобразователей соответственно, а входы запроса первого — третьего блоков мажоритарных интерфейсор подключены к выходам четвертого — шестого мажоритарных элементов, первый — третий входы каждого иэ которых являются первым— третьим входами запроса устройства соответственно, а одноименные выходы ответа устройства подключены к выходам ответа первого — третьего мажоритарных интерфейсов соответственно. !

1737775

i737775

f737775

1737775

1737775

1737775

O ""Й/х. ищ

Ю-1- Ю-д сто(к<)

37-1 Х7-Л

8еи, саихр.

37-1 — 37-д

РВАН К, дх;Ржх. ииа

Ю7-4 Я7-Ю(сто (к )

Þ7-4 —:57-E Pawns (KqP 7-4-Я7-Ю

Вьа.санхр.

77-4 37-6

Составитель Н.Парамонов

Техред A,Êðàâ÷óê

Корректор M.Ñàìáoðñêàÿ

Редактор Л.Orap

Заказ 1909 Тираж Подписное

ВНИИПИ Государственного комитета rto изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101