Устройство для цифрового управления тиристорным регулятором

 

Сущность изобретения: устройство содержит задающий генератор 1, счетчик 2 дешифраторы 3, 4,цифроаналоговый преобразователь 5, компаратор 6, блок управления 7, элемент И 8, одновибратор 9, инвертор 10, конденсатор 11, JK-триггер 12 1-2-5-6-10-11-12-3-4-8-9 2 ил ЯтЬ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 02 М 1/08, 5/257

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ (21) 4784308/07 (22) 18.01.90 (46) 30.06.92, Бюл. N 24 (71) Луганский филиал Государственного проектно-конструкторского и научно-исследовател ьского института "Гип роуглеавтоматизация (72) А, И. Кулинич (53) 621.316,727(088.8) (56) Авторское сзидетельство СССР

¹ 860266, кл. Н 02 М 3/135, 1981.

Авторское свидетельство СССР

К 1427515, кл, Н 02 М 1/08, 1986.

„„. Ж„„1744774 А1 (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО УПРАВЛЕНИЯИЯ TNPVICTOPHblM РЕГУЛЯТОРОМ (57) Сущность изобретения: устройство содержит задающий генератор 1, счетчик 2, дешифраторы 3, 4,цифроаналоговый преобразователь 5, компаратор 6, блок управления 7, элемент И 8, одновибратор 9, инвертор 10, конденсатор 11, J К-триггер 12, 1-2-5-6-10-11-12-3-4-8-9. 2 ил.1744774

Изобретение относится к электротехнике, а именно к устройствам для управления полупроводниковыми преобразователями.

Известно устройство для цифрового управления тиристорным регулятором, содержащее задающий генератор, соединенный со счетным входом тактового счетчика на триггерах, тактовый счетчик информационного блока, дешифраторы, блок управления, элементы И, усилители сдвигаемой и несдвигаемой последова гельности импульсов.

ОдHBKG данное устройство обладает рядом существенных недостатков, сни>кающих надежность работы.

В известном устройстве импульсы сдвигаемой и несдвигаемой последовательностей поступают на соответствующие тиристоры импульсного регулятора, Однако для устойчивой работы регулятора, т. е. для полного перезаряда коммутирующей емкости и надежного запирания TMpLlcTopoB, устройство управления должно не допускать сближения импульсов сдвигаемой и несдвигаемой последовательностей на время менее определенного минимального времени, величина которого рассчитывается для каждого конкретного тиристорного регулятора.

Такой минимальный сдвиг известное устройство не обеспечивает.

Кроме того, заложенное в данном устройстве решение позволяет регулировать длительность выходного импульса преобразователя только последовательна — ат минимальной до максимально возможной. а затем от максимальной — да минимальной.

Если длительность лмпульса имеет вели:.ину 0,1 — 0,2 от максимальной, та при подаче сигнала на уменьшение ее сначала произойдет скачек длительности да величины 0,90,8 от максимальной и с этого значения начнется ее уменьшение. Это связана с тем, что для прямого и обратного счета используется один тактовый счетчик, а для перехода с одного направления на другое используются два дешифрэтара, один из готарых подключен к прямым выходам счетчика, а второй — к MHBepLHbiM. Одно и то >ке состояние счетчика в прямом и инверсном выходах соответствует разным длительностям выходного импульса, а следовательно, на регуллрование наложены указанные ограничения во избежание скачков длительности выходного импульса.

Наиболее близким к изобретению по техническал сущности является устройства для цифрового управления тиристорным регулятсром, содержащее задающий генера тор, соединенный со счетным входо« и-разрядного счетчика на триггерах, пря5

55 мые выходы которого с 1-го по и-й разряд соединены с входами первого дешифратора, выход которого является выходом импульсов несдвигаемой последователь ности, прямые выходы с m-го по и-й разряд соединены с входами второго дешифратора, а инверсные выходы всех разрядов подключены к входам цифроаналогового преобразователя, выход которого подключен к первому входу компаратора, второй вход ко-, торога подключен к выходу блока управления, а выход —, к прямому входу элемента И, инверсный вход которого подключен к выходу второго дешифратора, а выход — к входу одновибратора, выход которого является выходам импульсов сдвигаемой последовательности.

Однако в начале диапазона регулирования напряжения, когда напряжение с блока управления только начинает касаться снизу пилообразного напряжения, на выходе KQMпаратора образуется короткий импульс, который не всегда запускает элемент задержки, разрешающий формирование гасящих импульсов.

Поэтому в начале регулирования возможен срыв коммутации, что ведет к нарушению работоспособности устройства.

Кроме того, в известном устройстве элемент задержки вырабатывает по положительному фронту напря>кения на выходе компаратора импульс напряжения логической "1", который по длительности всегда больше периода следования импульсов HB выходе дешифратора. При изменении частоты следования импульсов на выходе дешифратора необходимо изменять и длительность импульса элемента задер>кки.

Цель изобретения — повышение наде>кности работы устройства управления.

Поставленная цель достигается тем, что устройство для цифрового управления тиристорным регулятором снабжено дифференцирующей RC-цепочкой, JK-триггером и инвертором, вход которого подключен к выходу кампаратара, а выход через конденсатор дифференцирующей RC-цепочки, резисгар которой подключен к плюсовой клемме питания, — к установочному входу

JK. риггера, тактовый вход которого подключен к выходу первого дешифратора. (n+I)-й вход которого вместе с J- и К-входами JК-три-гера подключен к выходу JК-триггера, На фиг. 1 представлена функциональная схема устр"; на фиг. 2 — временные диаграммы, поясняющие рабогу устройства.

Устройство для цифрового управления тиристарным регулятором содержит зэдэю1744774

5 щий генератор 1, соединенный со счетным входом и-разрядного счетчика 2 на триггерах, прямые выходы которого с 1-го по и-й разряд соединены с входами первого дешифратора 3, выход которого является выходом импульсов несдвигаемой последовательности, прямые выходы с m-го

no tt-й разряд соединены с входами второго дешифратора 4, а инверсные выходы всех разрядов подключены к входам цифроаналогового преобразователя 5, выход которого подключен к первому входу компаратора

6, второй вход которого подключен к выходу блока 7 управления, а выход — к прямому входу элемента И 8, инверсный вход которо-. го подключен к выходу второго дешифратора, а выход — к входу одновибратора 9, выход которого является выходом импульсов сдвигаемой последовательности.

Устройство дополнительно снабжено дифференцирующей RC-цепочкой 11, 13, J К-триггером 12, инвертором 10, вход которого подключен к выходу компаратора 6, а выход через конденсатор 11 дифференцирующей RC-цепочки, резистор 13 которой подключен к плюсовой клемме питания, — к установочному входу JK-триггера 12, тактовый вход которого подключен к выходу первого дешифратора 3, (и+1)-й вход которого вместе с J- и К-входами JК-триггера подключен к выходу JК-триггера.

Устройство работает следующим образом.

С генератора 1 на счетный вход тактового счетчика 2 непрерывно поступают тактовые импульсы (фиг, 2э), приводящие к изменению состояния его триггеров.

В соответствии с состоянием триггеров коды в виде двоичных сигналов поступают на входы первого дешифратора 3 и второго деш ифратора 4, П ри наличии на (и+1)-входе дешифра1ора 3 логической "1" на его выходе присутствуют импульсы длительностью

tu (фиг. 2в). равной

lU1 = — = Tr 11

=f где fr — частота импульсов генератора 1;

Тг — период следования импульсов генератора, Период следования импульсов равен

Тк=Tr 2", где и — число разрядов счетчика 2.

Таким образом, на выходе дешифратора 3 образуются импульсы длительностью

tu и периодом следования Тк, которые являются импульсами несдвигаемой последовател ы:ости.

Аналогичным образом на выходе дешифратора 4 образуются импульсы длительностью tu> и периодом Тк (фиг. 2 с):

tU,=Tr 2", где и — m — число старших разрядов счетчика

2, подключенных к дешифратору, Цифроаналоговый преобразователь 5 преобразует код на инверсных выходах счетчика 2 в аналоговое пилообразное напряжение (фиг. 2d), которое поступэе на первый вход компаратора 6 и сравнивается там с напряжением, поступающим на второй вход с выхода блока 7 управления. В момент равенства мгновенных значений поступающих на входы напряжений компаратор 6 переключается и на его выходе образуется импульсное напряжение (фиг., 2е), которое поступает на инвертор 10 и на прямой вход элемента И 8.

Спадом синвертированного сигнала через дифцепочку С11 — Р13 триггер 12 устанавливается в состояние логической "1" на выходе и на свойх J- и К-входах (фиг. 2f).

Таким образом устанавливается разрешающий сигнал íà (n+1)-входе дешифратора 3.

При наличии нулевого уровня напряжения на выходе дешифратора 4 на выходе элемент И 8 появляется сигнал логической

"1", запускающий одновибратор 9, который на своем выходе формирует импульс сдвигаемой последовательности (фиг, 2g) дли-, тельностью tua-=Òr.

Импульс с выхода дешифратора 3 поступает на С-вход триггера 12 и сбрасывает его в нулевое состояние.

На (n+1)-входе дешифрэторэ 3 устанавливается запрещающий сигнал.

Импульсы с выхода одновибратора 9 сдвигаемой последовательности и с дешифратора 3 несдвигаемой последовательности поступают на соответствующие тиристоры импульсного регулятора, при этом сдвигаемые импульсы используются для включения основных тиристоров, а несдвигаемые — для включения гасящих тиристоров. Изменением уровня напряжения управления с выхода блока 7 осуществляется регулирование длительности выходного импульса напря>кения регулятора.

При уменьшении уровня напряжения управления с выхода блока 7 управления ниже минимального уровня пилообразного напряжения цифроаналогового преобразователя компаратор 6 не переключается и не взводит триггер 12, который сбрасывается в нулевое состояние импульсом с дешифратора 3, что обеспечивает формирование последними гасящих импульсов, чем

1744774

45

55 достигается надежное выключение тиристорного регулятора.

При уровне управляющего напряжения большем максимального уровня пилообразного напряжения на выходе компаратора б формируется сигнал логической "1". Триггер

12 сбрасывается в нулевое состояние импульсом с дешифратора 3 и обеспечивает на его (п+1)-входе логический "0", который запрещает формирование импульсов несдвигаемой последовательности. Так как выход инвертора 10 подключен к S-входу триггера

12 через конденсатор 11, то триггер больше не взводится.

На тиристорный регулятор подаются только импульсы сдвигаемой последовательности, обеспечивая режим постоянного включения, что необходимо для формирования "естественной" характеристики двигателя в тяговом приводе.

Для обеспечения устойчивой работы регулятора, т. е. для полного перезаряда коммутирующего конденсатора и надежного запирания тиристоров, обеспечивается фиксирование минимального сдвига между сдвигаемой и несдвигаемой последовательностями путем подачи на инверсный вход элемента И 8 выходного импульса дешифратора 4, Таким образом, изобретение позволяет повысить надежность работы устройства за счет исключения срывов коммутации во всем диапазоне изменения напряжения управления.

Формула изобретения

Устройство для цифрового управления тиристорным регулятором, содержащее задающий генератор, соединенный со счет5 ным входом и-разрядного счетчика на триггерах, прямые выходы которого с 1-го по и-й разряд соединены с входами первого дешифратора, выход которого является выходом импульсов несдвигаемой последова10 тельности, прямые выходы с m-го по п-й. разряд соединены с входами второго дешифратора, а инверсные выходы всех разрядов подключены к входам цифроаналогового преобразователя, выход

15 которого подключен к первому входу компаратора, второй вход которого подключен к выходу блока управления, а выход — к прямому входу элемента И, инверсный вход которого подключен к выходу второго

20 дешифратора, а выход — к входу одновибратора, выход которого является выходом импульсов сдвигаемой последовательности, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, оно снабжено диф25 ференцирующей Rc-цепочкой, JK-триггером и инвертором, вход которого подключен к выходу компаратора, а выход через конденсатор дифференцирующей RC-цепочки, резистор которой подключен к плюсовой

30 клемме питания, — к установочному входу

JK-триггера, тактовый вход которого подключен к выходу первого дешифратора, (и+1)-й вход которого вместе с J- и К-входами JК-триггера подключен к выходу J К-триг35 гера, 1744774

JiJ

П 0 П,П Л...ПЧ1 Я.П Ц Л ЛЛ

I (1

llI)I Г II 1

ilili1 Г1 1

35

50

С оста вител ь А. Кул и н ич

Техред M.Ìîðãåíòàë Корректор М.Кучерявая

Редактор М.Бандура

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2202 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5