Временное программное устройство
Изобретение относится к системам программного управления технологическими процессами и может быть использовано в устройствах, работающих по временной программе. Цель изобретения - уменьшение необходимого объема оперативной памяти . Устройство содержит: .блок ОЗУ 1, блок , 2 управления, триггер 3, формирователь 4 импульсов, элементы ИЛИ 5,6. 1 ил.
СОЮЗ СО8ЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si>s G 05 В 19/08
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Часз
Минуати Ьыь
VVmuiAAV8 (21) 4808562/24 (22) 03,01.90 (46) 07.07.92. Бюл. N 25 (71) Производственное объединение "Оснастка" (72) И,В.Ильченко (53) 621.503,55(088,8) (56) Мальцев Л.А„Фрейберг Э.М.. Ямпольский В.С. Основы цифровой техники, — М,:
Радио и связь, 1986.
Авторское свидетельство СССР
N 1644091, кл. G 05 В 19/08 19 09 89. Ы,, 1746361 А1 (54) ВРЕМЕННОЕ ПРОГРАММНОЕ УСТРОЙСТВО (57) Изобретение относится к системам программного управления технологическими процессами и может быть использовано в устройствах, работающих по временной программе. Цель изобретения — уменьшение необходимого объема оперативной памяти. Устройство содержит:,блок ОЗУ 1, блок, 2 управления, триггер 3, формирователь 4 импульсов, элементы MPVI 5,6. 1 ил.
1746361
Изобретение относится к системам программного управления технологическими процессами и может быть использовано в устройствах, работающих по временной и рог рамме.
Известны многопроцессорные временные программные устройства с использованием оперативного запоминающего устройства ОЗУ. В этих устройствах можно оперативно менять программу. но они достаточно сложны и к тому же у них ограниченное число временных уставок.
Наиболее близким к изобретению является временное программное устройство, состоящее из блока управления, формирователя импульсов, триггера и устройства оперативной памяти, в котором сигнал времени в параллельном тринадцатиразрядном двоична-десятичном коде подается на адресные входы устройства оперативной памяти.
Реализация такого устройства требует наличия оперативного запоминаюшего уст з ройства (ОЗУ) с объемом 2 бит (8 кбит), так как специфика часового кода такова, что из этого количества ячеек используется только
60х24 =- 1440, достаточно 03У со значительl1o меньшим объемом.
Цель изобретения -- уменьшение необходимого объема оперативной памяти.
Цель достигается тем, что в устройство, eîäåðæàùåå блок оперативной памяти, блок управления, RS òðèããeð и формирователь импульсов, дополни ельно вводятся первый и второй элементы ИЛИ, причем входы задания второго разрядадесятковчасов, третьего и четвертого разряда единиц
1асов устройства соединены соответственно с первыми входами первого и второго элемента ИЛИ, вторым входом первогоэлемента ИЛИ и вторым входом второго элемента ИЛYi, выходы первого и второго элементов ИЛИ соединены с второй группой адресных входов блока оперативной памяти, а ocTBllbHb десять разрядов сигнала часового кода соединены с первой группой адресных входов устройства оперативной памяти.
На чертеже представлена схема устройства.
Устройство содержит блок ОЗУ 1, блок
? Управленля с кнопками "Запись", "О/1 и Считывание", ЯЯ-триггер 3, формирователь
4 импульсов, i;åðâûé 5 и второй 6 элементы
ИЛИ, В отличие от лзвестного предлагаемое -с: ройство;-;азволяет выполнять те же фун«ц. и, используя при этом ОЗУ с объемом в два раза меньше.
10
B исходном состоянии во всех ячейках
ОЗУ 1 записан сигнал "О". При нажатии кнопки "Считывание" на выходе ОЗУ постоянно будет "О", независимо от адреса, определенного значением времени и триггер 3 будет находиться в исходном состоянии. Если установить на часах поочередно значение времени, при котором должен быть выдан сигнал управлением и посредством кнопки "Запись" при нажатой кнопке "О/1" записать в ячейки ОЗУ 1 с этим адресами "1", то в режиме "Считывание" при достижении текущим временем этих значений на выходе
ОЗУ 1 появятся импульсы, первый из которых изменит состояние триггера 3, на выходе которого появится "1". При прохождении текущей минуты формирователь 4 импульсов вырабатывает импульс сброса триггера
3.
Таким образам, на выходе триггера 3 в течение одной минуть1 будет присутствовать сигнал высокого уровня, который будет воздействова1ь на исполнительное устройство.
Управляющий сигнал будет появляться в течение каждой минуты. при которой в соответствующей ячейке памяти записана "1".
Если необходимо поменять программу, на часах устанавливается по очереди значение времени, при которых в ОЗУ 1 записан сигнал "1" и при отпущенной кнопк- "0/1" нажимается кнопка "Запись". При этом в эти ячейки записывается "О". После это о записывается сигнал "1" в ячейки памяти, соответствующие другим значениям времени, Формула изобретения
Временное программное устройство. содержащее блок оперативной памяти, блок управления с кнопками "Запись" "О/1" и
"Считывание", первый вход которого соединен с информационным входом блока оперативной памяти, второй и третий выходы кото загс соединены с входами управления записью блока оперативной памяти, RSтриггер и формлрователь импульсов, выход которого соединен с R-входом RS-триггера, первая группа адресных входов блока оперативной памяти является входами задания четырех разрядов единиц глинут, трех разрядов десятков минут, первого и второго аазрядов единиц часов, первого разряда десятков часов устройства, выход блока оперативной памяти соединен с S-входом и BSтриггера, вход формирователя импульсов соединен с входом задания младшего разряда единиц минут устройства, о т л и ч а ющ е е с я тем, что, с целью уменьшения обьема оперативной памяти, в ус,юйство дополнительно введены первый и второй элементы ИЛИ.,причем входы задания второго „)B=.ряда L,eeÿ TKoâ l3coB. третьего и чет1746361
Составитель И.Слинько
Техред М.Моргентал Корректор Т, Палий
Редактор Г.Гербер
Заказ 2395 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 вертого разрядов единиц часов устройства соединены соответственно с первыми входами первого и второго элементов ИЛИ, вторым входом первого элемента ИЛИ и вторым входом второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены с второй группой адресных входов блока оперативной памяти.
