Устройство синхронизации м-последовательности

 

Изобретение относится к радиотехнике и может.быть использовано в системах связи с шумоподобными сигналами. Устройство синхронизации М-последовательности содержит фильтр 1 нижних частот, блок 2 поэлементного приема, генератор 3 тактовых импульсов, делитель 4 частоты, первый, второй и третий регистры сдвига 5, 6, 7, регистр сдвига 8 с обратными связями, . матор 10 совпадения, сумматор 11, первый и второй коммутаторы 12 и 13 кода, блок 14 управления вхождением в синхронизм, первый и второй переключатели 15 и 16, адресный запоминающий блок 17, адресный счетчик 18, блок 19 управления режимом работы, в состав которого входят делители 20, 21, 22 частоты, переключатель 23 и триггеры 24 и 25, а также формирователь 26 сигналов управления, первый коммутатор 27, дополнительный сумматор 28, ключ 29, анализатор 30 уровня, второй коммутатор 31, блок 32 выбора максимального отсчета, преобразователь 33 уровня и запоминающий блок 34. В данном устройстве используется адаптивный порог обнаружения, формируемый путем усреднения выборки взаимной корреляции. Предусмотрена защита от ложных срабатываний при малых уровнях взаимной корреляции в отсутствие полезного сигнала. « Ё 2 00 ю 2

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s Н 04 1 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ф

Ю 4 фь

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4736992! 09 (22) 14.07.89 . (46) 15.07.92. Бюл. 1ч 26 (71) Воронежский научно-исследовательский институт связи (72) Н.И.Козленко, Д.В.Струнская-Зленко, А.В.ЮрЬев и А.Ю.ядрихинский (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

М 1053312, кл. Н:04 1. 7/02, 1981. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ МПОСЛЕДОВАТЕЛЬНОСТИ . (57) Изобретение относится к радиотехнике и может. быть использовано в системах связи с шумоподобными сигналами. Устройство синхронизации M-последовательности содержит фильтр 1 нижних частот, блок 2 поэлементного приема, генератор 3 тактовых импульсов, делитель 4 частоты, первый, второй и третий регистры сдвига 5, 6, 7, регистр сдвига 8 с обратными связями, сум,„,5Ц„„.1748274 А1 матор 10 совпадения, сумматор 11, первый и второй коммутаторы 12 и 13 кода, блок 14 управления вхождением в синхронизм, первый и второй переключатели 15 и 16, адресный запоминающий блок 17, адресный счетчик 18, блок 19 управления режимом работы, в состав которого входят делители

20, 21, 22 частоты, переключатель 23 и триггеры 24 и 25, а также формирователь 26 сигналов управления, первый коммутатор

27, дополнительный сумматор 28, ключ 29, анализатор 30 уровня, второй коммутатор

31, блок 32 выбора максимального отсчета, преобразователь 33 уровня и запоминающий блок 34. В данном устройстве используется адаптивный порог обнаружения, формируемый путем усреднения выборки взаимной корреляции. Предусмотрена защита от ложных срабатываний при малых уровнях взаимной корреляции в отсутствие полезного сигнала, 1748274

15

35

50

- Изобретение относится к радиотехнике и может использоваться в системах связи с шумоподобными фазоманипулированными сигналами.

Известно устройство поиска шумоподобного сигнала, содержащее коррелятор, опорный генератор, генератор тактовой частоты,-блок задержки, счетчик, две схемы И, два вычитателя-, триггер и два резистора.

Решение об обнаружении шумоподобного сигнала принимается в данном устройстве . по результату сравнения свертки сигнала с некоторым постоянным порогом.

Недостатком известного устройства является низкая помехоустойчивость в условиях большого динамического диапазона сигналов.

Наиболее близким техническим ре-. шением к предлагаемому изобретению является устройство синхронизации М-последовательности, содержащее последовательно соединенные фильтр нижних частот и блок поэлементного приема, последовательно соединенные генератор тактовых .импульсов, делитель частоты, первый переключатель, регистр сдвига с обратными связями и первый регистр сдвига, выходы которого подключены к одним входам сумматора совпадений, последовательно соединенные пороговый блок и блок управления вхождением в синхронизм, к тактовому входу которого и к тактовому входу первого переключателя подключен выход генератора тактовых импульсов, а также второй регистр сдвига и второй переключатель; сумматор, адресный запоминающий блок, адресный счетчик, коммутаторы кода, блок управления режимом работы и третий регистр сдвига, при этом выход блока поэлементного приема через второй переключатель подключен к выходам второго и третьего регистров сдвига, выходы разрядов которых через первый коммутатор кода подключены к соответствующим входам сумматора совпадений, выходы которого через сумматор подключены к входам порогового блока и к одним из входов адресного запоминающего блока, к другим входам которого подключены выходы адресного счетчика, а выходы адресного запоминающего блока подключены к другим входам сумматора через второй коммутатор кода, другие объединенные входы которого являются входами сигнала нулевого потенциала, выход делителя частоты подключен к входу блока управления режимом работы, выходы которого подключены соответственно к управляющим входам второго переключателя, первого и второго коммутаторов кода и к объединенным управляющим входам адресного запоминающего блока и адресного счетчика, к тактовому входу которого подключен соответствующий выход блока управления режимом работы, Недостатками известного устройства является отсутствие адаптации порога к изменяющемуся динамическому диапазону сигнала, что в свою очередь приводит к повышению вероятности ложных срабатываний и пропусков сигнала из-за неоптимальности соотношения между уровнем порога и отношением сигнал-шум на входе приемного устройства.

Цель изобретения — повышение помехозащищенности в условиях воздействия структурных помех.

Поставленная цель достигается тем, что в устройство синхронизации М-последовательности введены последовательно соеди20 ненные первый коммутатор, второй коммутатор, запоминающий блок, преобразователь уровня, анализатор уровня, ключ и дополнительный сумматор, к другим входам которого подключены выходы преобразователя уровня, а также формирователь сигналов управления, выходы которого соединены соответственно с управляющими входами первого и второго коммутаторов, запоминающего блока и арифметико-логического устройства (АЛУ), при этом выходы сумматора подключены к входам АЛУ через первый коммутатор, другие выходы АЛУ подключены к соответствующим входам второго коммутатора, другая группа выходов запоминающего блока соединена с соответствующими входами АЛУ, первый выход которого подключен к входу блока управления вхождением в синхронизм, а к другим входам первого коммутатора подключены соответственно выход дополнительного сумматора и первая группа выходов запоминающего блока, ° На чертеже представлена структурная электрическая схема устройства синхрони45 зации М-последовательности.

Устройство содержит фильтр 1 нижних частот, блок 2 поэлементного приема, генератор 3 тактовых импульсов, делитель 4 частоты, первый регистр 5 сдвига, второй регистр 6 сдвига, третий регистр 7 сдвига, регистр 8 сдвига с обратными связями, сумматор 10 совпадений, сумматор 11, первый коммутатор 12 кода. второй коммутатор 13 кода, блок 14 управления вхождением в синхронизм, первый переключатель 15, второй переключатель 16, адресный запоминающий блок 17, адресный счетчик 18, блок 19 управления режимом работы, состоящий из делителей 20-22 частоты, переключателя 23 и триггеров 24 и 25, а также формирователь

1748274 сдвига, а т — длительность одного элемента принимаемой М-последовательности, поочередно переключает входы регистров 6 и 7 сдвига, Когда за время t один из регист- 20 ров 6 (7) сдвига заполнится выборкой длины

L, взятой из принимаемой М-последова25 сдвига. Управляющие сигналы на коммутатор 12 кода и переключатель 16 снимаются с противоположных плеч триггера 24 блока

19 управления, который работает в счетном,30 режиме, На тактовый вход триггера 24 поступает сигнал с выхода генератора 3 через . делители 4 и 20, причем коэффициент деления делителя 4 выбирается равным k = fm t, где fm — частота генератора 3, а коэффици- 35 ент деления делителя 20 равен L, В сумматоре 10 совпадений элементы выборки длины L, взятые из принимаемой

M-последовательности, суммируются с элементом выборки такой же длины, снимае- 40

50 вторые входы сумматора 11 поступают ну- 55

26 сигналов управления, первый коммутатор 27, дополнительный сумматор 28, ключ

29, анализатор 30 уровня, второй коммутатор 31, блок 32 выбора максимального отсчета, преобразователь 33 уровня и запоминающий блок 34.

Устройство синхронизации М-последовательности работает следующим образом, Сигнал принимаемой М-последовательности через фильтр 1 поступает на вход блока 2 поэлементного приема, с выхода которого сигнал, преобразованный в двоичную последовательность импульсов, подается на второй переключатель 16, который через равные промежутки времени t = L r, где L — число разрядов регистров 5 и 6 тельности, коммутатор 12 кода подключит

его выходы к входам сумматора 10 совпадений, а входная M-последовательность начинает поступать на другой регистр 7 (6) мой с выходов регистра 5 и взятой из местной М-последовательности, генерируемой с кратной скоростью к принимаемой такой, что за время t = L г на выходе сумматора 10 совпадений успевает вычисляться сумма количества совпадающих разрядов для всех временных задержек местной М-последовательности. Результаты суммирования поступают на входы сумматора 11, на вторые входы которого через коммутатор 13 кода подается двоичный код с выходов адресного запоминающего блока

17. Первоначально коммутатор 13 кода установлен в положение, при котором на ли, и поэтому результаты суммирования, полученные для первой обработки, переписываются в адресный запоминающий блок

17, где для каждой задержки местной M-no5

15 следовательности по отношению к принимаемой отводится свой адрес адресного счетчика 18, Через время t - L г, когда суммирование первой выборки закончится, выходной импульс делителя 20 переключит триггер 25 в противоположное состояние и его выходной сигнал через коммутатор 13 кода подключит выходы адресного запоминающего блока 17 к вторым входам сумматора 11, Выходной импульс делителя 20 длительностью At = L/fm поступает на адресный запоминающий блок 17 и на адрес- ный счетчик 18, запрещая на время At. перед началом суммирования очередной выборки из входного сигнала запись информации и переключение адреса.

За время At действия импульса делителя 20 M-последовательность, генерируемая с кратной скоростью до начала суммирования значений, относящихся к следующей выборке, успевает дополнйтельно продвинуться в регистре сдвига 5 на элементов.

Это позволяет результаты суммирования, полученные в сумматоре 11 для последующих выборок, добавлять к результатам, хранящимся для предыдущих выборок, взятых из принимаемой М-последовательности.

На последнем цикле накопления выбо рок за счет взаимодействия блоков 17, 26—

34 производится выбор наибольшего из L накопленных в адресном запоминающем блоке 17 отсчетов взаимной корреляции, формирование порога и вырабатывается- ре- шение о наличии или отсутствии полезного сигнала. Это происходит следующим образом.

С помощью первого и второго коммутаторов 27 и 31 первый отсчет подается в запоминающий блок 34 и с первого выхода запоминающего блока 34 поступает на второй вход блока 32 выбора максимального отсчета.

Как только на первом входе блока 32 выбора максимального отсчета появится второй отсчет взаимной корреляции, по команде иэ формирователя 26 сигналов управления блок 32 выбора максимального отсчета переключается в режим сложения и сумма двух первых отсчетов заносится во вторую ячейку запоминающего блока 34, После этого блок 32.выбора максимального отсчета переводится в режим вычитания, Если разность первого и второго отсчетов взаимной корреляции оказывается отрицательной, т.е. второй отсчет больше первого, то и роиз водится пе реза пись второго отсчета в ячейку запоминающего блока 34, где хранился первый отсчет.

1748274

После вычисления третьего отсчета операции повторяются, причем во второй ячейке запоминающего блока 34 оказывается сумма трех отсчетов, а в первой — наибольший из них.

Процедура накопления суммы отсчетов взаимной корреляции и выбора наибольшего йз-этих отсчетов производится для всех возможных сдвигов псевдослучайной последовательности.

В конце описанной процедуры сумма отсчетов взаимной корреляции в преобразователе 30 уровня умножается на коэффи, циент К, величина которого рассчитывается иэ требования обеспечения заданного уровня вероятности ложной тревоги, и далее через дополнительный сумматор 28 и коммутатор 27 подается на вход блока 32 выбора максимального отсчета в качестве порога обнаружения. На второй вход блока

32 выбора максимэльнога отсчета 32 в этот . момент подается наибольший из отсчетов, хранящийся в запоминающем блоке 34, Результат вычисления двух упомянутых чисел поступает в блок 14 управления вхождением в синхронизм в качестве команды продолжения поиска, если порог не превышен, или в качестве сигнала обнаружения.

Блоки 28-30 введены в устройство для предотвращения ложных превышений порога при малых чэстотнчх рэссоойках принимаемого и опорного сигналов. В укаэанной ситуации накопление взаимной корреляции в течение нескольких ",ериодов

M-последовательности в силу специфики цифрового вычисления сверткй мажет привести к практически полной взаимной компенсации отсчетов, Как следствие этого в запоминающем блоке 34 накапливается маленькое число отсчетов, а умножение его на коэффициент К < 1 с округлением дает нулевой результат, что приводит к ложным решениям об обнаружении сигнала.

Для предотвращения ложного срабатывания устройства сформированный. блоками 31, 32, 34 и ЗЗ порог обнаружения поступает в анализатор 30 уровня. его число оказывается меньше заданного, то открывается ключ 29 и к порогу добавляется число

hp, заведомо превышающее средний уровень отсчетов взаимной корреляции в условиях малых расстроек, Таким образом, в предлагаемом устройстве порог обнаружения адаптируется к изменениям отношения сигнал-шум принимаемого сигнала на входе устройства.

При этом также обеспечивается адаптация к уровню боковых выбросов "своего" сигнала, что позволяет использовать предлагаемое устройство синхронизации

М-последовательности вмногоадресных системах связи с большим динамическим диапазоном сигналов, одновремейно присутствующих в эфире соединенные фильтр нижних частот и блок паэлементного приема, последовательна

10 соединенные генератор тактовых импульсов, делитель частоты, первый переключатель, регистр сдвига с обратными связями и первый регистр сдвига, выходы которого подключены к одной группе входов сумматора совпадений, последовательно соединенные блок выбора максимального отсчета и блок управления вхождением в синхронизм, к тактовому входу которого и к тактовому входу первого переключателя подключен выход генератора тактовых импульсов, выход блока паэлементнаго при20 ема через второй переключатель подключен к входам второго и третьего регистров сдвига, выходы разрядов которых через первый коммутатор кода подключены к соответствующим входам сумматора совпадений, выходы которого через сумматор подключены к одной группе входоеадреснога запоминающего блока, к другой группе входов которого

nopкл1ачены выходы адресного счетчика, а выходы адресного запоминающего блока подключены к другим входам сумматора через второй коммутатор кода, другие соединенные между собой входы которого я вля ются входами сигнала нулевого потенциала, выход делителя частоты подключен к входу блока управления режимом работы, выходы KQTopol î по дключены соответственна к управляющим входам второго переключателя, первого и второго коммутаторов кода и к соединенным между собой управляющим входам адресного запоминающего блока и адресного счетчика, к тактовому входу которого подключен соответствующий выход блока управления режимом работы, о т r и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности е условиях воздействия структурных помех, в него введены последовательно соединенные первый коммутатор, второй коммутатор, запоминающий блок, преобразователь уровня, анализатор уровня, ключ и дополнительный сумматор, к другим входам которога подключены выходы преобразователя уровня, а также формирователь сигналое управления, выходы которого соединены соответственно с управляющими входами первого и второго коммутаторов, запомина ащего блока и блока выбора максимального отсчета, при этом выходы сумматор" под25

5 Формула изобретения

Устройство синхронизации М-последовательности, содержащее последовательно

1748274

Составитель H,Êîçëåíêî

Техред М.Моргентал Корректор M.Äåì÷èê

Редактор H.Øèòåâ

Заказ 2512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10) 9 ключены к.соответствующим входам блока выбора максимального отсчета через первый коммутатор, другие выходы блока выбора максимального отсчета подключены к соответствующим входам второго коммута. тора, другая группа выходов запоминающего блока соединена с соответствующими входами блока выбора максимального отсчета, к другим входам первого коммутатора подключены соответственно выход дополнительного сумматора и первая группа выходов запоминающего блока, э вход

5 формирователя сигналов управления соединен с соответствующим выходом блока уп-. равления режимом работы.