Устройство тактовой синхронизации

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5125 Н 04 1 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГК11Т СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4673979/09 (22) 04,04.89 (46) 07.08.92. Бюл.1ч 29 (71) Новосибирский электротехнический институт связи им. Н.Д.Псурцева (72) Е.Н.Мохов (56) Спилкер Дж. Цифровая спутниковая связь. — M. Связь, 1979, с,395, рис.14.5. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике передачи дискретных сообщений и предназначено для синхронизации приемника с передатчиком по элементам сообщения, „„SU „, 1753610A1

Цель изобретения — повышение помехоустойчивости. Устройство тактовой синхронизации содержит интегратор 1, блок 2 стробирования, компаратор 3, формирователь 4 корректирующих сигналов, перемножитель 5, фильтр 6, управляемый генератор 7 и формирователь 8 управляющих сигна loB, а также блок 9 формирования модуля и анализатор 10 изменения приращений уровня, которые выделяют информацию о знаке и величине рассинхронизации.

Формирователь 4 корректирующих сигналов позволяет восстановить знак синхропоправок и отбраковать ложные синхропоправки. 2 з.п.ф-лы, 3 ил.

1753610

Изобретение относится к технике передачи дискретных сообщений и предназначено длsl синхронизации приемника с передатчиком по элементам сообщения, Известны устройства тактовой синхронизации, в которых для извлечения синхроинформации используют два отсчета сигнала на интервале элемента сообщения.

Цель изобретения — повышение помехоустойчивости устройства тактовой синхронизации путем извлечения синхроинформации иэ изменений уровня отсчетов, получаемых один раз на интервале элемента сообщения.

На фиг,1 представлена структурная электрическая схема устройства тактовой синхронизации, на фиг,2 — временные диаграммы, поясняющие работу его узлов; HB фиг.3 — принципиальная схема блока формирования модуля.

Устройство тактовой синхронизации содержит последовательно соединенные интегратор 1, вхоц которого являетея входом устройства, блок 2 стробирования, компаратор 3, формирователь 4 корректирующих сигналов, перемножитель 5, фильтр 6, управляемый генератор 7 и формирователь 8 управляющих импульсов, первый и второй выходы которого соединены соответственно с управляющими входами интегратора 1 и блока 2 стробирования, Последовательно соединенные блок 9 формирования модуля

9 и анализатор 10 изменения приращений уровня введены между выходом блока 2 стробирования и вторым входом перемножителя 5.

Анализатор 10 изменения приращений уровня содержит последовательно соединенные элемент 11 задержки, блок 12 вычитания, элемент 13 задержки и блок 14 вычитания, второй вход которого присоединен к выхоцу блока 12 вычитания, второй вход которого соединен с входом элемента

11 задержки, Формирователь 4 корректирующих сигналов содержит последовательно соединенные элемент 15 задержки, блок 16 сложения по гпог12, элемент 17 задержки и блок 13 вычитания, второй вход которого присоединен к вь,хоцу блока 16 сложения по

mod2, второй сход которого соедине1, с вхо- дом элемента 15 задержки.

Устройство тактовой синхронизации работает следующим образом.

На вход устройства поступает синхронный дискретный игнал, несущий сообщение, На диаграмме фиг,2а изображен сигнал, содержащий один переход (перемену полярности). Управляемый генератор 7 вырабатывает колебание тактовой частоты, 10

20 ции и, соответственно, достижения большей помехоустойчивости устройства l5

3. \

10 из которого в формирователе 8 управляющих импульсов получают две последовательности импульсов тактовой частоты, поступающие на управля ощие входы блока

2 стробирования (фиг.26) и интегратора 1 (фиг.2а). Первая последовательность импульсов незначительно опережает вторую, и на диаграмме они изображены как одна.

Период импульсов соответствует длительности элемента сообщения. В левой половине фиг,2 изображен случай, когда управляющие импульсы (фиг.26, в) опережают значащие моменты сигнала (фиг.2а), а справа — когда запаздывают.

ВхОДнОЙ сигнал (фиг,2а) подводится к интегратору 1, выполняющему роль оптимального фильтра, ослабляющего действие помех. Б интеграторе 1 происходит накопление сигнала на протяжении тактового интервала и сброс накопленного в нуль в конце каждого тактового интервала управляющими импульсами (фиг.2в). Напряжение на выходе интегратора 1 иллюстрирует фиг.2г. В блоке 2 стробирования - помощью управляющих импульсов (фиг.26) берутся отсчеты фильтрованного сигнала (фиг,2г) в моменты, предшеству ощие сбросу интегратора 1, Сигнал на выходе блока 2 стробирования показан на фиг.?д. Принципиальная схема блока 9 формирования модуля. состоящая из парафазного каскада и двух диодов, приведена на фиг,3, В ней происходит переход к абсолютным значениям отсчетов уровня сигнала, которые показаны на фиг.2е.

Увеличение рассинхрониэации независимо от ее направления вызывает большее снижение уровня отсчета, а направление рассинхронизации сказывается лишь на взаимном расположении отсчета со сниженным уровнем и вызвавшего его переход. в сигнале. Для выделения синхроинформации из полученных отсчетов уровня служит анализатор 10 изменений уровня, позволяющий определить величину рассинхронизации.

Снижение отсчетов уровня (фиг,2е) выявляется блоком 12 вычитания, в котором находится разность двух отсчетов уровня: очередного и предыдущего, сохранившегося в элементе 11 задержки, Сигнал разности на входе блока 12 вычитания представлен на фиг,2ж. Можно видеть, что один переход на фиг.2а приводит к возникновению двух смежных значений разности; первая — отрицательная, а вторая — положительная, и обе несут информацию о величине рассинхронизации. Для более полного использования содержащейся в сигнале синхроинформа.1753610 тактовой синхронизации будут испольэова- ропаправок(фиг.2м), ате изменения уровня, ны оба значения разности. которые вызваны только помехами. а не маЗаранее неизвестно, с каким случаем нипуляцией, отбраковываются с помощью (опережения или запаздывания) имеют де- корректирующих сигналов "0" и появления ло. Поэтому одновременно используются 5 синхропоправок не вызывают, кэк разность на выходе блока 12 вычитания В фильтре 7, обладающем узкой поло(фиг.2>к) для случая опережения, так и пред- сой прапускания, происходит ослабление

ыдущее значение разности с выхода зле- . действия помех и усреднение выделенной мента 13 задерж",è для случая синхрсинформации, после чего она использапаздывания, При воздействии помех не 10 зуется в управляемом генераторе 7 для реисключено возникновение одновременно гулирования фазы вырабатываемого обоих значений разности, относящихся к пра- колебания тактовой частоты. В результате тивополо.;ным направлениям расстройки. регулирования управляющие импульсы

Поэтому в блоке 14 вь,читания вычисляется (фиг,2б,в) смещаются во времени, уменьшая разность этих разностей. Результат на вы- 15 первоначальную рассинхронизацию. ходе анализатора 10 изменений уровня Таким образом, рассмотренное устройпредставэен на фиг.2э, ство тактовой синхронизации представляет

Одиночному переходу в сигнале (фиг,2а) собой замкнутую следящую систему с просоответствуют три отсчета с переменными порциональным регулированием. Для ползнакаминафиг.2з Их абсолютные значения 20 учения релейного регулирования отображают величину расстрсйки. Иэ них, достаточно создать в блоке 1!> вычитания как отмечалось, нужно получить пару синх- режим жесткого ограничения. рспсправок с одинаковым знакам, соответ- При использовании цифровых узлов для ствующим нэправлениа раснихронизации. обработки сигналов в устройстве может

Необходимые для этого корректирующие 25 присутствовать аналого-цифровой преобрасигналы вырабатываются из переходов сиг- зователь, не отображенный на схеме. Он нала в цепи, состоящей из компаратора 3 и может располагаться, исходя из конструкформирователя 4 корректирующих сигна- тивных соображений, в любом месте цепи лов, анализа уровня, начиная от входа интеграКомпаратср 3 выполняет функцию при- 30 тора 1 и кончая входам цифрового фильтра нятия решения о переданном элементе сиг- 6. нала. Выходной сигнал компэратора может При смежных переходах в сигнале возпринимать значения "0" и "1". Значения сиг- никает снижение смежных отсчетов уровня. нала на выходе кампаратора в тактовые мо- Их разность не содержит синхроинформаменты показаны на фиг.2и. Обнаружение 35 ции,такчточастьсинхропоправокневознипереходов в сигнале производится блоком кает. Наибольший коррекционный эффект

16сложения поасб2, на который подаются достигается при входном сигнале, имеюрешение с выхода компэратсра 3(фиг.2и) и щем вид меандра с периодом 4 элемента предыдущее решение с выхода элемента 15 (двэ нажатия, два отжатия), когда синхрсзадержки. Сигнал на выходе блока 16 сло- 40 поправки будут возникать каждый раз, При жения потоб2(фиг.2к) принимаетзначения. случайном характере манипуляции число

"1" при обнаружении перехода и "0" Йри от- синхропоправок, в среднем, оказывается сутствии перехода, Далее в блоке 18 вычи- равным числу переходов через нуль у входтания вычисляется разность сигнала ного сигнала, как и в известных устройствах (фиг.2к) и такого же задержанного сигнала с 45 тактовой синхронизации, Однако распреде выхода элемента 17 задержки, В результате, ление синхропоправок во времени отличана выходе формирователя 4 корректирую- g ется; синхропоправки соответствуют щих сигналов получают пару сигналов "+1" .переходам такого сигнала, из которого пеи "-1" после обнаружения перехода и "0" редаваемый по каналу связи сигнал получаи ри отсутствии перехода (фи г,2л), 50 ется путем дифференциального

В перемножителе 5 происходит умно- (относительного) кодирования сообщения. жение сигналов, полученных после анализа- Такая закономерность возникновения синхтора 10 изменений уровня (фиг,2з), и ропоправок более благоприятна, чем обычкорректирующих сигналов (фиг,2л). Нэ вы- ная, при использовании устройства в ходе перемножителя 5 получаем синхра- 55 каналах связи с относи. ельным кодировапоправки, представленные на фиг.2м. нием, например в канале с дискретной фаВеличина и эЙаксинхрапоправск соответст- эо-разностнсй модуляцией, Сигнал вида вуют величине и направлению рассинхро- меандр на передаче после кодирования пс низации. Одиночный переход в сигнале правилуотносительности имеет вид меанд(фиг,2а) приводит к появлению пары синх- ра с периодом, вдвое большим. При этом

1753610

3меедьеыве

Оперееение о- t, синхропоправки возникают в каждом такте и достигается наибольшей коррекционной эффект..

Высокая помехоустойчивость устройства тактовой синхронизации обеспечивается 5 оптимальной фильтрацией сигнала а интеграторе 1, полным выделением синхроинформации, содержащейся в однократных на тактовом интервале отсчетах уровня сигнала, в анализаторе 10 изменений уровня и 10 отбраковкой ложной синхроинформации, возникающей из-за помехи в отсутствие перехода в сигнале, с помощью формирователя 4 корректирующих сигналов.

Преимуществом устройства тактовой синх- 15 ронизации является также возможность использования присутствующих в нем интегратора, блока стробирования и компаратора по второму назначению-для регенерации принимаемого сообщения в 20 информационном канале. Все узлы устройства тактовой синхронизации, кроме интегратора, работают на низкой, . (тактовой) частоте, что упрощает их цифровую реализацию. 25

Формула изобретения

1. Устройство тактовой синхронизации, содержащее последовательно соединенные интегратор, блок стробирования, компаратор, формирователь корректирующих сиг- 30 налов, перемножитель, фильтр, управляемый генератор и формирователь управляющих импульсов, выходы которого соединены соответственно с управляющими входами интегратора и блока стробироаания, о т л и ч а ю щ е е с я тем, что. с целью повышения помехоустойчивости, введены последовательно соединенные блок формирования модуля и анализатор изменения приращений уровня, включенные между выходом блока стробирования и другим входом перемножителя.

2, Устройство по п.1, о т л и ч а ю щ е ес я тем, что анализатор изменения приращений уровня содержит последовательно соединенные первый элемент задержки, первый блок вычитания, второй элемент задержки и второй блок вычитания, при этом вход первого элемента задержки соединен с другим входом первого блока вычитания и является входом анализатора изменения приращений уровня, выходом которого является выход второго блока вычитания, другой вход которого соединен с выходом первого блока вычитания.

3, Устройство no n.1, о т л. и ч а ю щ е ес я тем, что формирователь корректирующих сигналов выполнен в аиде последовательно соединенных первого элемента задержки, сумматора bio модулю два, второго элемента задержки и блока вычитания, причем вход первого элемента задержки соединен с другим входом сумматора по модулю два и является входом формирователя корректирующих сигналов, выходом которого является выход блока вычитания, другой вход которого соединен с выходом сумматора по модулю даа.

1753610 блокц 10 от блок

Фиг.3

Составитель Е. Мохов

Техред М.Моргентал Корректор И. Шчлла

Редактор С. Пекарь

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 2776 Тираж " Подписное

ВНИИ

НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5