Устройство для сопряжения двух магистралей

 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных и многопроцессорных вычислительных система. Цель изобретения - упрощение устройства за счет изменения технической реализации алгоритма обмена. Устройство содержит блок памяти, два коммутатора магистралей, два регистра адреса, блок коммутаторов, состоящий из дешифратора зоны, восьми элементов И, двух элементов 2И-ИЛИ-НЕ, двух элементов задержки, двух элементов ИЛИ-НЕ. 1 ил.

со аз сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 6 06 F 13/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОУУ СВИДЕ ГЕЛЬСТВУ (2,) 4822999/24 (22) 21.03,90 (46) 15,08,92. Бюл. ¹ 30 (71) Львовский научно-лсследовательский радиотехнический институт (72) M. В. Купчак и В, Н. Гура (56) Авторское свидетельство СССР № 1012235, кл. 6 06 F 13/14, 1979, Авторс.<ое свидетельство СССР

¹ l 283781, кл. G 06 F l3/14, 1985. (54) УСТРОЙСТВО ДЛЯ, СОПРЯЖЕНИЯ

ДВУХ 1ААГИ СТРАЛ Е Й

Изобретение относится к вычислительной технике и может бь|ть использовано в многомашинных и многог роцессорных вычислительных системах.

Целью изобретения является упрощение устройства за счет изменения технической оеализации алгоритма обмена.

На чертеже представлена блок-схема устройства.

Устройство содержи блок 1 памяти, коммутаторы 2 и 3 магистралей, регистры 4 и 5 адреса„б коммутатором, состоящий из дешифратора зоны 7, с первого по восьмой элементы И 8-15, первого 16 и второго 17

И-ИЛИ-НЕ, первого 18 и второго 19 элемента задержки, первого 20 и второго 21 элементов ИЛИ-НЕ. На чертеже показаны шины 22 и 23, чтения и записл первой магистрали шины 24 и 25 чтения и записи второй магистрали, информационно-адресные шины 26 и 27, шины управления обменом 28 и... Я2„„17552УО А1 (57) Изобретение относится к вычислительной техниKB и может быть использовано В многомашинных и многопроцессорных вычислительных система. Цель изобретения— упрощение устройства за счет изменения технической реализации алгоритма обмена.

Устройство содержит блок памяти, два коммутатора магистралей, два регистра адреса, блок коммутаторов, состоящий из дешифратора зоны, восьми элементов И, двух элементов 2И-ИЛИ-НЕ, двух элементов задержки, двух элементов ИЛИ-НЕ. 1 ил.

29, шины 30 и 31 ответа первой и второй магистралей.

Блок 1 памяти представляет собой набор микросхем памяти, имеющих вход адресных линий и двунаправленный информационный вход-выход (например . К541РУ2) и схемы управления, вырабатывающей синхронизирующий сигнал, используемый как сигнал ответа.

Регистры 4 и 5 адреса представляют собой регистры с тремя состояниями на выходе. В качестве таких регистров могут быть использованы регистры К533ИР27.

Дешифратор 7 зоны адресов представляет собой компаратор (схему сравнения) адресов, на выходе которого появляется нулевой уровень напряжения при совпадении адреса на ее входе с заданным. В остальных случаях на выходе дешифратора присутствует высокий уровень напряжения.

3 1755290 4

Элементы 18 и 19 задержки представляют собой интегрирующие РС цепочки, время задержки которых выбрано большим, чем сумма времени задержки прохождения сигнала синхронизации обмена через эле- 5 менты И-ИЛИ-НЕ 16 или 17, времени дешифрации адреса на дешифраторе 7 и времени прохождения сигнала через элементы ИЛИ НЕ 20 и 21, Остальные элементы схемы стайдартны и выпускаются в виде интегральных микросхем.

Устройство работает следующим обра зом.

При отсутствии сигналов синхрониза10

15 ции обмена на линиях 28 и 29 присутствует слгнал низкого уровня, В результате на выходах восьмого и седьмого 15 элементов И сигналы низкого уровня и таким образом на выходах первого 16 и второго 17 элементов. И ИЛИ НЕ сигналы. высокого уровня, на выходах элементов ИЛИ НЕ 20 и 21 сигналы низкoro уровня. На разрешающие входы первого 2 и второго 3 коммутаторов магистралей поступают сигналы низкого уровня и ко. ;мутаторы сохраняют отключеннымл информационно-адресные шины 26 и 27 маги25 стралей от блока 1 памяти, Отсутствие единичных уровней на разрешающих входах элементов И 14-19 приводит к тому, что сигналы с линий 22, 23 и 24, 25 чтсния и сутс вии сигнала синхронизации обмена со стороны другой магистрали.

Появление сигнала синхронизации обмена со стороны обеих магистралей.

Рассмотрим случай появления сигнала синхронизации обмена со стороны первой магистрали, при отсутствии сигнала синхронизации обмена со стороны второй магистрали. Перепад сигнала синхронизации обмена из низкого уровня в высокий, поступающий по линии 28, записывает адрес устройства, к которому происходит обращение, присутствующий на информационно-адресной шине 26, в первый регистр адреса. Сигнал с линии 28 поступает на второй вход седьмого элемента И 14. На первом входе этого элемента сигнал высозаписи с первой и BTQpoA магистралей не проходят в блок 1 памяти, а выходные сигналы синхронизации блока 1 памяти не проходят на линии ответа 30 и 31. 35

Режим работы устройства сопряжения зависят от уровней сигналов синхронизации обмена на линиях 28 и 29. Возмо>кны следующие случаи сочетания наличия сигналов синхронизации обмена, определяю- 40 щие разные режимы работы устройства, Появление сигнала синхрониз" öèè обмена со стороны одной магистрали, при откого уровня с выхода второго элемента И

ИЛИ HF 17 (так как на линии 29 сигнал низкого уровня) и поэтому на выходе седьмого элемента И 14 и на втором и третьем входах первого элемента И-ИЛИ-HE 16 устанавливается сигнал высокого уровня, Высокий уровень напряжения присутствует также на четвертом входе первого элемента

И-ИЛИ-НЕ 16, так как на выходе линии 18 сигнал высокого уровня, Таким образом, на выходе первого элемента И-ИЛИ-HE 16 устанавливается сигнал низкого уровня, Этот сигнал поступает на вход разрешения выдачи первого регистра 4 адреса и в результате адрес поступает на вход дешифратора 7 зоны. При совпадении адреса, поступающего с регистра 4 с адресом блока 1 памяти на выходе дешифратора вырабатывается сигнал низкого напряженйя, а в случае несовпадения остается высокий уровень напря>кения, Рассмотрим каждый из этих случаев.

Если адрес в регистре 4 не совпадает с адресом блока 1 памяти {то есть проходит обращение не к устройств сопряжения) на выходе дешифратора останется высокий уровень напряжения, В результате на выходе элемента ИЛИ HF 20 и дальше будет присутствовать сигнал низкого уровня, поступающий на входы разрешения первого коммутатора 2 магистрали, первого 8, третьего 10 и пятого 12 элемента И. В результате информационные входы-выходы блока памяти будут отключены от информационноадресной шины 26 первой магистрали, а на выходах первого 14, третьего 16 и пятого 18 элементов И будет сигнал низкого уровня вне зависимости от уровней напряжения на входах чтения 22, записи 23 и выходе синхронизации обмена блока памяти 1, Сигнал низкого уровня поступает так>ке на второй вход псрвого элемента И ИЛИ HE 16. По истечении времени дешифрации адреса на выходе первого элемента задержки 18 появится низкий уровень напряжения (так как на его входе низкий уровень напряжения с выхода первого элемента И-ИЛИ-НЕ 16) который поступает на четвертый вход элемента И-ИЛИ-НЕ 16. Поэтому на выходе элемента И-ИЛИ-НЕ 16 появляется сигнал высокого уровня напряжения. Высокий уровень напряжения. Высокий уровень напряжения на выходе элемента И-ИЛИ-НЕ 16 сохранится до поступления следующего сигнала cMHxpoHMSBUMvl обмена нд линию

28. После установки на выходе элемента ИИЛИ-НЕ 16 сигнала высокого уровня устройство готово для принятия сигнала синхронизации обмена со стороны второй магистрали.

1755290

20

40

В случае совпадения адреса в регистре

4 с адресом блока памяти 1, через определенное время после появления сигнала низкого уровня на выходе элемента И-ИЛИ-НЕ

16 на выходе дешифратора 7 появится сигнал низкого уровня и на выходе элемента

ИЛИ-НЕ 20 появится сигнал высокого уровня, Сигнал высокого уровня с выхода элемента ИЛИ-НЕ 20 поступает на первый вход первого элемента И ИЛИ-HE 16, обеспечивая на его выходе сигнал логического нуля, вне зависимости от уровня сигнала на четвертом входе (то есть на выходе первого элемента задержки 18). В данном случае сигнал низкого уровня будет присутствовать на выходе элемента И-ИЛИ-НЕ 16 до окончания сигнала синхронизации обмена на линии 28. Сигнал высокого уровня с выхода элемента ИЛИ-НЕ 20 поступает также на разрешающие входы первого коммутатора магистрали 2, первого 14, третьего 16 и пятого 18 элементов И, При этом информационные входы выходы блока 1 памяти будут подключены к информационно-адресной шине 26 первой магистрали, сигналы чтения и записи с первой магистрали, поступающие па линиям 22 и 23 проходят в блок 1 памяти, а выходной сигнал синхронизации блока 1 памяти поступает на линию ответа 30 первой магйстрали. По окончании цикла обращения к блоку 1 памяти снимается высокий уровень сигнала синхронизации обмена на линии

28. При этом на выходе седьмого элемента

И 14 устанавливается низкий уровень напряжения, а на выходе первого элемента

И-ИЛИ-Н Е 16 устанавливается высокий уровень напряжения, который проходит на выход элемента ИЛИ 20. В результате информационные входы выходы, входы записи, чтения и выход синхронизации блока памяти отключаются от первой магистрали.

Устройство готово к следующему циклу обращения к блоку 1 памяти, Работа устройства для случая появления сигнала синхронизации обмена со стороны второй магистрали по линии 29, при отсутствии единичного уровня на линии синхронизации обмена 28, будет происходить аналогично с той разницей, что будут задействованы элементы И-ИЛИ-НЕ 17, И19, 11, 13 и 15, элементы ИЛИ-НЕ 21 и элемент 19 задержки.

Рассмотрим случай появления сигнала синхронизации обмена на одной из магистралей, если присутствует сигнал синхронизации обмена на другой магистрали.

Если приходит сигнал синхронизации обмена на линию 28, при наличии сигнала синхронизации обмена на линии 29, то до момента присутствия йа выходе второго элемента И-ИЛИ-НЕ 17 нулевого уровня напряжения сигнал с лйнии 28 будет заблокирован на седьмом э лементе l4. После установки на выходе второго элемента сигнала высокого уровня работы устройства будет происходит как и для случая отсутствия сигнала синхронизации обмена на линии 29.

Если же приходит сигнал синхронизации обмена на линию 29, при наличии сигнала синхронизации обмена на линии 28, то до момента присутствия на выходе первого элемента И-ИЛИ-НЕ 16 нулевого уровня напряжения сигнала с линии 29 будет заблокирован на седьмом элемента 15

Для случая одновременно появления сигналов синхронизации обмена на линиях

28 и 29 элементы И 14 и элементы И-.ИЛИНЕ 16 и 17 представляют триггер, для которого нулевой уровень может появиться только на выходе одного из элементов ИИЛИ-HE 16 и 17. Сигнал низкого уровня с выхода одного элемента установится сигнал высокого уровня на выходе другого элемен-.. та. Дальнейшая работа устройства аналогична KBK и в случае появленйя сйгнала синхронизации обмена на одной из магистралей и ри присутствии этого сигнала на другой магистрали.

Формула изобретения

Устройство для сопряжения двух магистралей, содержащее блок памяти, коммутаторы магистралей, первый и второй регистры адреса, блок коммутаторов, состо.ящий из дешифратора зоны, с первого по шестой элементы И, причем информационные входы первого и второго регистров адреса соединены соответственно с первыми группами информационных входов-выхадов первого и второго коммутаторов магистралей с информационно-адресными шинами первой и второй магистралей, группа информационных входов-выходов блока соединена с вторыми группами информационных входов первого и второго коммутаторов магистралей, о т л и ч,а ю щ е е с я тем, что, с целью упрощения, в устройство введены первый и второй элементы И-ИЛИ-НЕ,. первый и второй элементы задержки, первый и второй элементы ИЛИ-НЕ, причем выходы первого и второго регистров адреса соединены с группой адресных входов блока памяти и информационным входам дешифратора зоны, выходы первого и второго элементов И соединены с входом чтения блока памяти, а первые входы первого и второго элементов И вЂ” с шинами чтения первой и второй магистралей и с первыми входами направления обмена первого и втаСоставитель А.Грошев

Редактор Ю.Середа Техред M,Моргентал Корректор Н.Милюкова

Заказ 2894 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и Открытиям при ГКНТ СССР

113035, Москва, .Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 рого коммутаторов магистралей, выходы третьего и четвертого элементов И соединены с Входом записи блока памяти, а первые входы третьего и четвертого элементов И— с шинами записи первой и второй магистра- 5 лей и с вторыми входами направления обмена первого и второго коммутаторов магистралей, синхронизиру ощий выход блока памяти поДключен K пеОВым ВхОДам пятого и шестого элементов И, выходы кото- 1О рых соединены с шинами ответа первой и второй магистралей, выход дешифратора зоны подключен к первым входам первого и второго элементов ИЛИ-НЕ, второй вход первого элемента ИЛИ-HE соединен с выхо- 1I5 дом первого элемента И-ИЛИ-НЕ, первым

ВхОдОм седьмоГО элемента И, ВхОдОм p83pe" щения выдачи информации первого регистра адреса и входом первого элемента задержки, а выход первого элемента ИЛИ- 2О

НЕ подключен к первому входу первого элемента И-ИЛИ-НЕ„вторым входам первого, третьего и пятого элементов И и к разрешающему входу первого коммутатора магистР." "ей, BToPQI ВХОД ВторОГО элемента 25

ИЛИ-HE соединен с выходом второго элемента И-ИЛИ-НЕ, первым входом восьмого элемента И, входом разрешения выдачи информации второго регистра адреса и входом Второго элемента задержки, а выход второго элемента ИЛИ-НЕ подключен к первому входу второго элемента И-ИЛИ-НЕ, вторым входам вгорого, четвертого и шестого элементов И и к разрешающему входу второго коммутатора магистралей, второй и третий входы первого элемента И-ИЛИ-НЕ объединены и подключены к выходу восьмого элемента И, второй и третий входы второго элемента И-ИЛИ-НЕ объединены и подключены к выхОду седьмОГО элсмента И, ЧетвеРТЫ8 ВХОДЫ П8РВОГО И В1ОРОГО ЭЛемеН тов И-ИЛИ-НЕ соединены с выходами первого и второго элементов задержки соответственно, второй вход восьмого weМ8НТВ И подкл10чен K синхровходу первОГО регистра адреса и шине управления обменом первой магистрали, второй вход седьмого элемента И подкл,очен к синхровхоqу„, BTopoI Î реГистра адреса и шине упраВления

Обменом ВТороА маГистрали,