Устройство для вычисления функций

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для вычисления трансцедентных функций в цифровых моделирующих, управляющих и вычислительных системах как общего, так и специального назначения. Цель изобретения - расширение класса решаемых задач за счет возможности вычисления тригонометрических, гиперболических, логарифмической, степенной, показательной и функции отношения. В устройстве применен алгоритм на основе мультипликативного подхода к представлению величин, позволяющего сократить число операций. Быстродействе устройства достигается за счет анализа двух разрядов операнда. 3 з.п. ф-лы, 26 ил.

Изобретение относится к вычислительной технике, а именно к классу арифметических устройств для вычисления трансцедентных функций, и может быть использовано в цифровых моделирующих, управляющих и вычислительных системах как общего, так и специального назначения. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления тригонометрических, гиперболических, логарифмической, степенной, показательной и функции отношения. На фиг. 1 представлена структурная схема устройства: на фиг. 2 - структурная схема блока анализа аргумента; на фиг. 3 - структурная схема блока управления; на фиг. 4, 5 - структурная схема блока анализа знака; на фиг. 6 - структурная схема микропрограммы вычисления функции ехр(Х): на фиг. 7, 8 - структурная схема микропрограммы вычисления функции sin(X); на фиг. 9, 10 - структурная схема микропрограммы вычисления функции cos(X); на фиг. 11 - структурная схема микропрограммы вычисления функции arctg(X), arth(X); на фиг. 12, 13 - структурная схема микропрограммы вычисления функции tg(Х); на фиг. 14, 15 - структурная схема микропрограммы вычисления функции сtg(X); на фиг. 16, 17 - структурная схема микропрограммы вычисления функции sh(X); на фиг. 18, 19 - структурная схема микропрограммы вычисления функции ch(X); на фиг. 20, 21 - структурная схема микропрограммы вычисления функции tg(X); на фиг. 22, 23 - структурная схема микропрограммы вычисления функции cth(X); на фиг. 24 - структурная схема микропрограммы вычисления функции ; на фиг. 25 - структурная схема микропрограммы вычисления функции Y/X; на фиг. 26 - структурная схема микропрограммы вычисления функции ln(X). Устройство содержит регистры 1-5, сумматоры 6-9, блоки сдвига 10, 11, блок анализа знака 12, блок управления 13, вход пуска устройства 14, мультиплексоры 15-22, регистры 23-30, блоки сдвига 31, 32, блок анализа аргумента 33, блок формирования начальных условий 34, вход задания режима 35 блока управления, вход задания режима 36 блока анализа знака, вход задания режима 37 блока анализа аргумента, входы начальной установки 38-40 соответственно блока анализа аргумента, блока управления и блока анализа знака, первый информационный вход 41-46 блока анализа аргумента, вход признака аргумента 47-50 блока управления, вход признака аргумента 51 блока анализа знака, выходы 52-67 блока анализа знака, информационный выход 68 и второй информационный вход 69 блока анализа аргумента, информационный вход устройства 70, информационный вход 71 мультиплексора 18, выход 72 устройства, информационные входы 73-75 мультиплексора 18, выходы 76-118 блока управления. Блок анализа аргумента (см. фиг. 2) содержит регистры 119, 120, узел памяти кода функции 121, коммутатор анализируемых разрядов 122, счетчик 123, узел определения длины сдвига 124, блок памяти весовых коэффициентов 125, элементы И 126 и 127, мультиплексоры 128 и 129, сумматор 130. Блок управления (см. фиг. 3) содержит элементы ИЛИ 131, 132, счетчик микрокоманд 133, узел памяти 134, регистр 135, триггер 136, генератор импульсов 137, узел формирования условного перехода 138, элементы И 139-160, группы элементов И 161-164, элемент задержки 165, элемент НЕ 166, формирователь синхросерий 167, дешифратор 168. Блок анализа знака (фиг. 4, 5) содержит дешифратор 169, элементы ИЛИ 170-181, элементы И 182-209, элементы НЕ 210-223, триггеры 224-231, узлы формирования знака 232-235. В основу работы устройства положены алгоритмы вычисления функций, построенные на общем мультипликативном подходе. Устройство позволяет вычислять следующие функции: exp(X), ln(X), , Y/X, arctg(X), arcth(X), sin(X), cos(X), tg(X), ctg(X), sh(X), ch(X), th(X), cth(X). Рекуррентные соотношения для перечисленных функций имеют следующий вид: exp(X), X [0, 1] X_j+1= X_j-ln(1+ε_j2) _→ 0.. ^Yj+1^{= exp(X)} X₀ = X; Y₀ = 1. ln(X), X ∈ [1/4, 1] ^Xj+1^{= 1} Y_j+1= Y_j-ln(1+ε_j2) _→ ln(X).. X₀ = X, Y₀ = 0. , X∈[1/4,1] ^Xj+1^{= 1} Y_j+1= Y_j+ ε_j2^-(2kj+1)Y_j_→ X₀ = X, Y₀ = X
Y/X, X ∈ [0,1]
^Xj+1^{= 1
Y}j+1^{= Y/X}
X₀ = X, Y₀ = Y
arctg (X), X ∈ [0,1]
^Xj+1^{= 0}
U_j+1=U_j +ε_j 2^-Kj X_j
Y_j+1= Y_j+ ε_jarctg2^-Kj_→ arctgX
X₀ = X, Y₀ = 0, U₀=1
arth(X), X ∈ [0,097]
^Xj+1^{= 0}
U_j+1=U_j +ε_j 2^-Kj X_j
Y_j+1= Y_j+ ε_jln _→ arthX
X₀ = X, Y₀ = 0, U₀=1
sin(X), cos(X), tg(X), ctg(X), X ∈ [0,1]
^Xj+1^{= 0}
Z_j+1= Z_j-ε_j2^-KjY_j-2^-(2Kj+2)Z_j_→ Z_s
Y_j+1= Y_j+ε_j2^-KjZ_j-2^-(2Kj+2)Y_j_→ Y_s
U_j+1= U_j+2^-(2Kj+2)U_j_→ U_s
X₀ = X, Y₀ = 0, U₀=1, Z₀=1
sin(X)=Y_s/U_s; tg(X)=Y_s/Z_s;
cos(X)=Z_sU_s; ctg(X)=Z_s/Y_s;
sh(X), ch(X), th(X), cth(X), X ∈ [0,1]
^Xj+1^{= _}→ ⁰
Z_j+1= Z_j-ε_j2^-KjZ_j+2^-(2Kj+2)Z_j_→ Z_s
Y_j+1= Y_j+ε_j2^-KjZ_j+2^-(2Kj+2)Y_j_→ Y_s
U_j+1= U_j-2^-(2Kj+2)U_j_→ U_s
X₀ = X, Y₀ = 0, U₀=1, Z₀=1
sh(X) = Y_s/U_s;
th(X) = Y_s/Z_s;
ch(X) = Z_s/U_s;
cth(X) = Z_s/Y_s, где X_j - значение аргумента в текущей j-й итерации;
Y_j, Z_j, U_j - значения операндов в текущей j-й итерации. Z_j+1 - значение аргумента, полученное в результате j-й итерации. Y_j+1, Z_j+1, U_j+1 - значения операндов, полученные в результате j-й итерации. ε =
Y_s, Z_s, U_s - конечные значения операндов. Процесс вычисления функции данным устройством сводится к заданию начальных значений вспомогательных величин Y_o, U_o, Z_o, аргумента Х_о = Х, анализу аргумента Х с целью определения К_j в каждой j-й итерации. По результату анализа аргумента происходит сдвиг соответствующих величин на К_j, либо K_j+1, либо 2К_j+2 двоичных разрядов вправо (в сторону младших разрядов) и суммированию сдвинутого значения с несдвинутым, например Y_j+1 = Y_j + 2^{-Kj .} Y_j. По результату анализа из памяти извлекается соответствующая K_j константа вида ln(1 + ε_j +2^-Kj), arctg 2^-Kj , ln, которая суммируется со значением соответствующей величины, например
X_j+1 = X_j - ln(1 + ε_j 2^-Кj), ε_j принимает значение + 1 либо -1 в зависимости от функции и знакового разряда аргумента X_j. Для функций exp(X), sin(X), cos(X), tg(X), ctg(X), sh(X), ch(X), th(X), cth(X) алгоритм определения Kj следующий. Если знаковый разряд аргумента 3Н = 0, в мантиссе аргумента определяется порядковый номер К старшей 1: 0,00110101 и анализируется разряд, следующий за ней. В случае комбинации 10, К_j = K, если 11, то К_j = K - 1. Если знаковый разряд 3Н = "1", то в мантиссе аргумента определяется порядковый номер К старшего 0:1,111001 и анализируется разряд, следующий за ним. Если комбинация имеет вид 01, то K_j = К, если 00, то K_j = K - 1. На последнем шаге Хкон примет значение, равное 0 (0,000, либо 1,111). Для функций ln(X), Y/X, алгоритм определяется Kj следующий. Если целая часть аргумента ЦЧ = 0, то в мантиссе аргумента определяется порядковый номер К старшего 0 и анализируется разряд, следующий за ним. Если 01, то К_j = K, то 00, то К_j = K - 1. Если целая часть ЦЧ = 1, то определяется порядковый номер К старшей 1 в мантиссе аргумента и анализируется следующий за ней разряд. Если 10, то К_j = К, если 11, то K_j = K-1. На последнем шаге Хкон примет значение, равное 1(1,000, либо 0,111). Для функций arth(X), arctg(X) алгоритм определения K_j следующий. Если знаковый разряд аргумента 3Н = 0 определяется в мантиссе аргумента порядковый номер К старшей 1 и К_j = К. Если 3Н = 1, то определяется порядковый номер К старшего 0 и К_j = К. На последнем шаге Хкон примет значение, равное 0(0,000). Для функций exp(X), sin(X), cos(X), tg(X), ctg(X), sh(X), ch(X), th(X), cth(X), arctg(X), arth(X) ε_j = +1, если 3Н = 0, ε_j = -1 если 3Н = =1. Для остальных функций ε_j = +1, если ЦЧ= = 0, ε_j = -1, если ЦЧ = 1. Анализ двух разрядов с целью определения К_j позволяет сократить максимальное число итераций до n/2 и в 4 раза увеличить быстродействие предлагаемого устройства по сравнению с прототипом, где n - разрядность аргумента. Для обеспечения точности вычислений в n двоичных разрядов разрядность операндов и регистра должна составлять n + 1, где l ≅ log²n. В устройстве разрядность операндов составляет 36 разрядов, при этом точность вычисления функции 32 двоичных разряда. Входной аргумент поступает с разрядностью 32, а в устройстве обрабатывается 36-разрядное поле 32 + 4, 4 младших разряда аргумента вначале заполняются нулями. Узел памяти кода функции 121 работает в соответствии с табл. 1. На вход коммутатора анализируемых разрядов 122 поступают n разрядов аргумента, на выходе коммутатора анализируемых разрядов в соответствии со значением счетчика 123 выделяются три разряда аргумента по правилу: 0,123456789101112...n. В табл. 2 приведен пример соответствия показания счетчика 123 и номеров выходящих из коммутатора разрядов. Формат десятиразрядного регистра 120 адреса блока определения длины сдвига имеет следующий вид: НТФ' Cr 123' 3H сел' (номер типа функции - 2 разряда, счетчик 123 - 4 разряда, знаковый разряд регистра 119 - 1 разряд или разряд целой части аргумента, выход коммутатора анализируемых разрядов 122 - 3 разряда). Содержимое десятиразрядного регистра 120 адреса узла определения длины сдвига поступает на вход узла определения длины сдвига 124, с первого и второго выходов которого снимаются соответственно значения К_j, а. Вспомогательная величина а принимает значение "1" или "0". В случае, если нужная комбинация разрядов не найдена и следует перейти к анализу следующих трех разрядов, величина а принимает значение "1". По совокупности сигналов из блока 13 управления 46 и а = 1, поступающих на вход элемента И 126, счетчик 123 к своему содержимому прибавляет единицу (Сr 123 = Сr 123 + 1) и переходит к анализу следующих трех разрядов аргумента. При а = 0 состояние счетчика 123 не меняется. Узел определения длины сдвига 124 работает в соответствии со следующей логикой. Обозначим К1, К2 соответственно старший и младший разряды номера типа функции, а₁ - знаковый разряд аргумента, а₂, а₃, а₄ - выходные разряды коммутатора анализируемых разрядов 122, где а₂ - старший разряд, а₄ - младший разряд, С1, С2, С3, С4- соответственно старшие и младшие разряды счетчика 123. Для понимания соотношений введем промежуточные величины Х1, Х2, Х3, Х4, Y2, Y3, Y4, K, Z5, Z6. Обозначим
"." - операция логического умножения. "+" - операция логического сложения. Х1 = а1
X2 = K1+a2
X3 = K1+a3
X4 = K1+a4
Y2 = X1+X2
Y3 = X1+X3
Y4 = X1+X4
a =
K =
Z5 = Y3+Y3·Y4·K
Z6 = K·Y2+Y2+YY3·Y4
B1 = C2 ˙ C3 ˙C4 ˙ Z5 + C1 ˙ Z5 + C1˙ Z6
B2 = C2 ˙ ˙ Z5 + ˙ C3 ˙ C4 ˙ Z5 + C2 C3 ˙ ˙ Z5 + C2˙ Z6
B3 = C3Z5+C4·Z5+C3·Z6
B4 = Z5+C4·Z6
B5 = Z6
BO = 0, где В_о - старший разряд, В₆ - младший разряд величины сдвига К_j, а - значение вспомогательной величины, или условный переход четырехразрядного счетчика 123. Величины K_j, K_j + 1, 2K_j+2 поступают в блок управления 13 с выхода шестиразрядного сумматора 130 последовательно во времени. На входы мультиплексора 128 поступают на третий ++ "0", второй - "1", первый - шестиразрядный выход сумматора 130. Соответственно на управляющие входы мультиплексора 128 сигналы из блока 13 управления К, К + 1, 2К +2. На входы мультиплексора 129 поступают К_j из узла определения длины сдвига 124 на второй вход, с выхода сумматора 130 на первый вход. Соответственно на управляющие входы сигналы К, 2К + 2. По совокупности сигналов из блока управления 13 К = 1(2К + 2 = 0, К + 1 = =0) на входы сумматора 130 поступают соответственно К_j, 0. С выхода сумматора 130 снимается значение К_j. По сигналам К = 1, К + 1 = 1, 2К + 2 = 0 на входы сумматора 130 поступают соответственно К_j, 1. С выхода сумматора 130 снимается значение (K_j + 1). По сигналам 2К + 2 = 1, К = 0, К + 1 = 0, на входы сумматора 130 поступают соответственно К_j + 1 и K_j + 1. С выхода сумматора 13 снимается значение (2К_j + 2). Значения кода функции (4 разряда), знаковый разряд аргумента (1 разряд), К_j (5 разрядов) поступают на вход узла памяти весовых коэффициентов 125, где в соответствии с табл. 3 хранятся 36-разрядные весовые коэффициенты. Тридцатишестиразрядный выход узла памяти весовых коэффициентов 125 поступает на первые информационные входы мультиплексоров 20, 22. Четыре разряда счетчика 123 поступают на вход элемента И 127 выход которого обозначенный 49 поступает в блок 13 управления. Обозначим сигналы с выходов триггеров 224-231 соответственно ХС1, ХС2, ИС1, ИС2, YC1, YC2, ZC1, ZC2. Сигнал с выхода блока 12 управления соединен с соответствующими входами элементов И 184, 185, 190-190 и ИЛИ (180, 181). Сигнал с блока 13 управления XC1_упр. (77), ХС2_упр. (78), YC1_упр. (79), YC2_упр. (80), YC2_упр (81) соединены с соотвествующими входами элементов ИЛИ (175-179), ZC1_упр (82) - с S-входом триггера 230, ZC2_упр. (83) - с R-входом триггера 231. Сигналы с выходов триггеров 224-231 совместно со знаковым разрядом (51) соединены со входами узлов формирования знака 232-235, работающих в соответствии с выражением
А = 3Н ˙ С1 + СН ˙ 2С, где А - выход узла формирования знака. Сигналы С1, С2 являются соответственно выходами пар триггеров 224, 225, 226, 227, 228, 229, 230, 231. При А = 0 передается прямой код числа, при А = 1 - дополнительный код числа мультиплексорами 19, 20, 21, 22. С первого (52-67) по шестнадцатый выходные сигналы блока 12 анализа знака вырабатываются в соответствии с логическими выражениями
Вых 52 = вых232MS2
Вых 53 = выхD1
Вых 54 = вых233·D1
Вых 55 = выхD1
Вых 56 = вых 233 ˙ D1
Вых 57 = D1
Вых 58 = вых 233
Вых 59 = D1
Вых 60 = вых 234·D2
Вых 61 = D2
Вых 62 = вых 235·D2
Вых 63 = D2
Вых 64 = вых 235 ˙ D2
Вых 65 = вых 235 ˙ D2
Вых 66 = вых 234
Вых 67= где D₁ - сигнал, включающий перекрестную связь между седьмым 24 и восьмым 25 регистрами, D2 - сигнал, включающий перекрестную связь между пятым 5 и шестым 23 регистрами, XMS2 - управляющий сигнал, включающий первый информационный вход восьмого 22 мультиплексора, YMS2 - управляющий сигнал, включающий первый информационный вход шестого 20 мультиплексора. Блоки сдвига 10, 11, 31, 32 функционируют в соответствии с логикой
X)₀+X_n-1(K_j)_o= X^o_n
X)₁+X_n-20·(K_j)₁= X¹_n
X)₂+X_n-41·(K_j)₂= X²_n
X)₃+X_n-82·(K_j)₃= X³_n
X)₄+X_n-163·(K_j)₄= X⁴_n
X_n )₅+X_n-324·(K_j)₅= X⁵_n где Х_n n-й разряд регистров 1, 2, 3, 4;
(K_j)_0,1,2,3,4,5 - первый-шестой управляющие входы блока сдвига, где (K_j)₁ - младший разряд величины сдвига К_j; X_n⁰, X_n¹, X₀², X_n³, X_n⁴ - промежуточные значения n-х разрядов, X_n⁵ - выходное значение n-го разряда блоков сдвига 10, 11, 31, 32, причем при сдвиге старше разряды заполняются нулями. Блок управления 13 работает следующим образом. По сигналу "Пуск" деблокируется генератор импульсов 137, выход которого поступает на вход блока 167 формирования синхросерий. На выходе блока 167 формируются три синхросерии Ф1, Ф2, Ф3. Код вычисляемой функции поступает на дешифратор 168, с выхода которого снимается сигнал, устанавливающий триггер 136 через элементы ИЛИ 131, И 142, 143, либо в "0", либо в "1". Блок управления 13 работает следующим образом. По сигналу "Пуск" деблокируется генератор импульсов 137, выход которого поступает на вход блока 167 формирования синхросерий. На выходе блока 167 формируются три синхросерии Ф1, Ф2, Ф3. Код вычисляемой функции поступает на дешифратор 168, с выхода которого снимается сигнал, устанавливающий триггер 136 через элементы ИЛИ 131, И 142, 143, либо в "0", либо в "1". При вычислении функций sin(X), cos(X), tg(X), ctg(X), sh(X), ch(X), th(X), ctg(X), триггер 136 устанавливается по сигналу 39 в "0", при вычислении остальных функций в "1". Выход триггера 136 поступает на вход элемента И 145 совместно с седьмым 50 входом блока 13 управления, который является сигналом переноса Р15 счетчика 123. Выход элемента И 145 поступает на управляющий вход тринадцатого регистра 30, в который записывается результат вычисления и элемент 165 задержки на блокировку генератора 137 функции. Переключение триггера 136 из "0" в "1" осуществляется по сигналу с выхода элемента И 144, на вход которого поступает сигнал переноса счетчика 123 и выход элемента ИЛИ (131), таким образом для функций ln(X), exp(X), , Y/X, arctg(X), artg(X) запись результата в выходной регистр происходит по первому переносу счетчика 123, для остальных функций - по второму переносу счетчика 123. Счетный вход счетчика микрокоманды 133 соединен с первой фазой Ф1 блока формирования синхросерий 167. Выход счетчика 133 совместно с кодом функции поступает на адресный вход блока памяти микрокоманд 134, содержимое которого записывается в регистр микрокоманд 135 третьей фазой ФЗ. На вход блока 138 формирования номера условного перехода поступает четырехразрядный код условного перехода с регистра микрокоманд 135 и выходной сигнал элемента И 139. Узел 138 формирования номера условного перехода работает в соответствии с логикой
I вых.138 = вых.139 + I вых.135
II вых.138 = вых.139 + II вых.135
III вых.138 = вых.139 + III вых.135
IV вых.138 = вых.139 + IV вых.135
Таким образом, если выход элемента 139 принимает значение "1", то на выходе узла формирования номера условного перехода 138 устанавливается значение 0111 (7 микрокоманда). На вход записи условного перехода счетчика 133 микрокоманд поступает сигнал с элемента ИЛИ 132, на вход которого поступают выходы элементов И 140, 141. На первый вход элементов И 140 и 141 соответственно поступают второй выход блока 33 анализа аргумента (а) и седьмой разряд регистра 135 микрокоманд (b), на второй вход элементов И 140 и 141 поступает вторая фаза Ф2. Таким образом, номер условного перехода записывается в счетчик микрокоманд 133 второй фазой Ф2 при условии, если а = 1, либо b = 1. Содержимое регистра 135 микрокоманд напрямую, через элементы И 146-160, через элементы И 161-164 соединены соответствующими исполнительными устройствами. На вход группы элементов И поступает шестиразрядный выход 47 К_j, K_j+1, 2K_j+2 сумматора 130 блока анализа аргумента 33 и сигнал с регистра 135 микрокоманд. Обозначим сигналы с регистра 135 микрокоманд на входах групп элементов И 161, 162, 163, 164 соответственно ХК, UK, YK, ZK. Группы элементов И работают в соответствии с логикой
Вых. Х_i = XK ˙ (K_j)i
Вых. Y_i = YK ˙ (K_j)i
Вых. Z_i = ZK ˙ (K_j)i
Вых. U_i = UK ˙ (K_j)i, где Вых. X_i, Вых. Y_i, Вых. Z_i, Вых. U_i - выходы i-х элементов И, формирующих значения К_j для блоков сдвига соответственно 32, 11, 10, 31 (К_j)i - i-й разряд величины сдвига К_j, поступающей из блока анализа аргумента 33. i = 1, 2, 3, 4, 5, 6. Блок 34 формирования начальных условий имеет четырехразрядный выход, первый разряд соединен со старшим разрядом первого информационного входа первого 15 мультиплексора. Блок 34 работает в соответствии с табл. 4. Остальные разряды соответствующих информационных входов мультиплексоров 15, 16, 17 подсоединены к "0". Вычисление функции ехр(Х) выполняется в соответствии со структурной схемой микропрограммы, представленной на фиг. 5. По входу кода функции устройства подается код 0001 в блок анализа аргумента 33, блок управления 13, блок анализа знака 12, блок формирования начальных условий 34. По сигналу "Исходное состояние" управляющие входы мультиплексора 20 устанавливаются в режим пропускания прямого кода регистра 23, если знаковый разряд аргумента 3Н = 0, и дополнительного кода, если 3Н = 1. В первой микрокоманде по сигналам 88, 96 с выхода блока управления 13 мультиплексоры 18 и 16 соответственно переключаются на канал входного аргумента Х и начальных условий Y₀ = 1. По сигналам 102, 103, 44 происходит соответственно запись информаций в регистры: в четвертый 4 - аргумент Х, во второй 2 - начальные условия Y₀ = 1, в регистр 119 аргумента - аргумент Х. Во второй микрокоманде по сигналу с выхода 45 в десятиразрядный регистр 120 адреса узла определения длины сдвига записываются в следующем формате значения номера типа функции (НТФ) - 2 разряда, содержимое счетчика 123 - 4 разряда, знак аргумента - 1 разряд, выход коммутатора анализируемых разрядов 122 - 3 разряда. По сигналу с выхода 46 дается разрешение на переключение счетчика 123 по а - величине, появляющейся на выходе блока 124 определения длины сдвига. Автоматически осуществляется условный переход. Если а = =1, то Cr 123 = Cr 123 + 1 и в счетчик 133 микрокоманд записывается номер условного перехода 0010 (2-я микрокоманда). Запись результата в выходной тридцатый 30 регистр и блокировка генератора 137 осуществляется по сигналу переноса Р15 счетчика 123. Если а = 0, счетчик 123 не меняет своего состояния и счетчик 133 переходит к третьей микрокоманде. В третьей микрокоманде по сигналу с выхода 41 блока управления 13 дается разрешение выход К_j из блока анализа аргумента 33, по сигналу с выхода 116 - (YK) величина сдвига К_j поступает на управляющий вход блока 11 сдвига по сигналу с выхода 108, в шестой 23 регистр записывается значение Y_j ˙ 2^-Kj по сигналам с выходов 84, 110, 112 соответственно восьмой 22 мультиплексор переключается на первый информационный вход, в двенадцатый 29 регистр записывается результат суммы Х_j+1 = X_j - -ln(1 + ε_j 2^-Kj), в десятый 27 регистр записывается результат суммы Y_j+1 = Y_j + ε_j 2^-Kj Y_j. В четвертой микрокоманде по сигналам 92, 102, 98, 104, 44, 76 выходов блока управления соответственно четвертый мультиплексор 18 переключается на пятый информационный вход, в четвертый регистр 4 записывается содержимое двенадцатого 29 регистра Х_j+1, второй мультиплексор 16 переключается на четвертый информационный вход, во второй регистр 2 записывается содержимое десятого 27 регистра Y_j+1. в регистр 119 записывается содержимое двенадцатого 29 регистра Х_j+1, осуществляется условный переход по b = 1 ко 2-й микрокоманде. По сигналу Р 15 = 1 осуществляется запись в выходной регистр 30 значения функций и блокирование генератора 137. Вычисление функций arctg(X), arth(X) выполняется в соответствии со структурной схемой микропрограммы, представленной на фиг. 8. По входу кода функции устройства в блок 33 анализа аргумента, блок 13 управления, блок 12 анализа знака, блок 34 формирования начальных условий подается код функций 0100 (для arth(X) либо 1000 (для arctg(X)). По сигналу "Исходное состояние" управляющие входы мультиплексоров устанавливаются в следующие режимы соответственно. При вычислении arctg(X): для мультиплексора 21 - если "зн" = 0, то пропускается прямой код регистра 25, если "зн" = 1 - дополнительный код, для мультиплексора 22 - если "зн" = 0, то пропускается дополнительный код регистра 24, если "зн" = 1 - прямой код. При вычислении arth(X): для мультиплексоров 21 и 22, если "зн" = 0, то пропускается дополнительный код соответственно регистров 25 и 24, если "зн" = 1 - прямой код регистров 25 и 24. В первой микрокоманде по сигналам из блока управления 13 по 88 - мультиплексор 18 переключается на канал входного аргумента Х, по 102 - запись в регистр 4 значения аргумента Х, по 96 переключение мультиплексора 16, на канал начальных условий, по 104 запись начальных условий в регистр 2 Y₀ = 0, по 94 - переключение мультиплексора 17 на канал начальных условий, по 103 - запись начальных условий в регистр 3 U₀ = 1, по 44 запись аргумента Х в регистр 119. Вторая микрокоманда общая для всех функций. В третьей микрокоманде по сигналу 41 выходы - дается разрешение на выход К_j из блока анализа аргумента 33, по сигналам с 114, 115 выходов величина сдвига К_j поступает на управляющие выходы соответственно блоков сдвига 32 и 31, по 106, 107 сигналам-запись соответственно в регистр 25 величины X_j, 2^-Kj , в регистр 24 U_j 2^-Kj, по сигналу 85 - мультиплексор 20 переключается на первый информационный вход, по 86 включается перекрестная связь между мультиплексорами 21 и 22, по 110 - запись в регистр 29 значения соответственно для arctg(X): X_j+1 = X_j - ε_j 2^-KjU^j, для arth(X): X_j+1 = =X_j - ε_j 2^-KjU^j; по 111 запись в регистр 28 значения соответственно для arctg(X)U_j+1 = =U_j + ε_j 2-K_j для arth(X): U_j+1 = U_j - ε_j 2-K_jX_j; по 112 - запись в регистр 27 соответственно для arctg(X): Y_j+1 = Y_j + ε_j arctg 2^-Kj для arth(X):
Y_j+1= Y_j+ε_jln .. В четвертой микропрограмме по сигналам 92, 99, 98 мультиплексоры 18, 17, 16 соответственно переключаются на регистры 29, 28, 27, по сигналам 102, 103, 104 соответственно в регистры 4, 3, 2 записываются значения X_j+1, U_j+1 и Y_j+1 по сигналу 44 в регистр 119 записываются значение X_j+1, по сигналу 76 осуществляется условный переход к b = 1 по второй микрокоманде. Вычисление функции выполняется в соответствии со структурной схемой микропрограммы, представленной на фиг. 15. По входу кода функции устройства подается код 1010. По сигналу "Исходное состояние" управляющие входы мультиплексоров 22 и 20 устанавливаются в режим пропускания прямого кода соответственно регистров 25 и 23, если "зн" = 0, дополнительного, если "зн" = 1. В первой микрокоманде по сигналам 88 и 95 мультиплексоры 18 и 16 устанавливаются на канал входного аргумента Х, по сигналам 102, 104, 44 значение аргумента Х записывается в регистры 2, 4 и 119. Вторая микрокоманда - общая для всех функций. В третьей микрокоманде по сигналам с 41, 114 выходам соответственно дается разрешение на выход из блока анализа аргумента 33 величины K_j и значение K_j устанавливается на управляющие входы блока 32 сдвига, по сигналам 106 в регистр 25 записывается значение Х_j 2^-Kj по 110 сигналу в регистр 29 записывается значение суммы Х^j + ε_j 2^-Kj X_j^.
В четвертой микрокоманде по сигналам с 41, 42 выходов дается разрешение на выход значения K_j+1 из блока анализа аргумента 33, по 116 - значение К_j+1 устанавливается на управляющих входах блока сдвига по 108 в регистр 23 записывается Y_j2^-(Kj+1) по 112 - в регистр 27 записывается значение Y_j+1 = =Y_j + ε_j 2^-(Kj+1)Y_j.
В пятой микрокоманде по сигналам с 43 выхода дается разрешение на выход значения 2Кj₊₂ из блока анализа аргумента 33 по 114 на управляющие входы блока сдвига 32 устанавливается (2К_j+2) по 106 - в регистр 25 записывается значение Х_j2^(-2Kj+2). В шестой микрокоманде по сигналам с 77 выхода - управляющие входы мультиплексора 22 устанавливаются в режим пропускания прямого кода регистра 25, по 92 - мультиплексор 18 переключается на канал регистра 29, по 102 - в регистр 4 записывается значение X_j + ε_j 2^-Kj X_j (первой фазой Ф1), по 110 в регистр 29 записывается X_j + 2^-Kj X_j + 2^-(Kj+2)X_j(третьей фазой ФЗ). В седьмой микрокоманде по сигналам с 92, 98 мультиплексоры 18 и 16 соответственно переключаются на каналы регистра 29 и регистра 27 по сигналам 102, 104 и 44 в регистры 4, 2 и 119 соответственно записываются X_j+1, Y_j+1, X_j+1 по 76 осуществляется условный переход ко второй микрокоманде. Вычисление функции деления Y/Х выполняется в соответствии со структурной схемой микропрограммы, представленной на фиг. 16. По входу кода функции устройства подается код 1011. По сигналу "Исходное состояние" управляющие входы мультиплексоров 20 и 22 устанавливаются режим пропускания прямого кода соответственно регистров 23 и 25, если "зн" = 0 и дополнительного, если "зн" = 1. В первой микрокоманде по сигналам с 88 выхода мультиплексор 18 переключается на канал Х, по 95 - мультиплексор 16 переключается на канал Y, по 102 в регистр 4 записывается значение Х, по 104 - в регистр 2 записывается значение Y, по 44 в регистр 119 записывается значение Х. Вторая микрокоманда общая для всех функций. В третьей микрокоманде по сигналу с 41 выхода дается разрешение на выход значения К_j из блока 33 анализа аргумента, по 114, 117 сигналам соответственно значения К_j поступают на управляющие входы соответственно 32 и 11 блоков сдвига, по 106 и 25, 108 соответственно в регистры 25 и 23 записываются значения Х_j 2^-Kj и Y 2^-Kj ,по 110 и 112 в регистры 29 и 27 записываются соответственно X_j+1 = Xj + ε_j 2^-Kj X_j и Y_j+1 = Y_j + + ε_j 2^-Kj Y_j. В четвертой микрокоманде по сигналам с 92, 98 выходов мультиплексоры 18 и 16 переключаются соответственно на каналы регистров 29 и 27, по 102, 109, 44 в регистры 2, 2 и 119 соответственно записываются значения X_j+1, Y_j+1 и Xj₊₁, по 76 - осуществляется условный переход ко второй микрокоманде. Вычисление функций ln(X) выполняется в соответствии со структурной схемой микропрограммы, представленной на фиг. 17. По входу кода функции устройства подается код 1110. По сигналу "Исходное состояние" управляющие входы мультиплексора 22 устанавливаются в режим пропускания прямого кода регистра 25, если "зн" = 0 и дополнительного, если "зн" = 1. В первой микрокоманде по сигналам с 88 выхода мультиплексор 18 переключается на канал Х, по 102 - в регистр 4 записывается Х, по 96 - мультиплексор 16 переключается на канал начальных условий Y₀, 104 - в регистр 2 записывается Y₀ = 0, по 44 - в регистр 119 записывается Х. Вторая микрокоманда для всех функций общая. В третьей микрокоманде по сигналу с 41 выхода дается разрешение на выход К_j из блока анализа аргумента 33, по 114 значение K_j поступает на управляющие входы блока 32 сдвига, по 106 в регистр записывается значение X_j2^-Kj по 85 - мультиплексор 20 переключается на первый информационный вход, по 110 - в регистр 29 записывается Х_j+1 = X_j + ε_j2^-KjX_j, по 112 - в регистр 27 записывается Y_j+1 = Y_j + ln(1 + ε_j2^-Kj). В четвертой микрокоманде по сигналу с 92 выхода - мультиплексор 18 переключается на канал регистра 29, по 102 в регистр 4 записывается Х_j+1по 98 - мультиплексор 16 переключается на канал регистра 27, по 104 в регистр 2 записывается Y_j+1, по 44 в регистр 119 записывается X_j+1, по 76 осуществляется условный переход ко второй микрокоманде. Вычисление тригонометрических функций (sin(X), cos(X), tg(X), ctg(X)) и гиперболических функций (sh(X), ch(X), th(X), cth(X)) выполняются в соответствии со структурными схемами микропрограмм, представленных на фиг. 6, 7, 9-14. Микропрограммы вычисления тригонометрических функций отличаются от микропрограмм вычисления гиперболических функций сигналами YC2', ZC1 для тригонометрических функций и YC2' ZC2 для гиперболических функций в пятой микрокоманде. Микропрограммы вычисления тригонометрического и гиперболического синуса (sin(X), sh(X)), косинуса (cos(X), ch(X)), тангенса (tg(X), th(X)) и котангенса (ctg(X), cth(X)) отличаются содержанием седьмой микрокоманды. По входу кода функции устройства устанавливается соответствующий код функции. По сигналу "Исходное состояние" управляющие входы мультиплексора 19 устанавливаются в режим пропускания прямого кода регистра 23, если "зн" = 1 и дополнительного, если "зн" = 0 для тригонометрических функций и в режим пропускания прямого кода, если "зн" = 0, и дополнительного, если "зн" = 1 для гиперболических функций, управляющие входы мультиплексора 20 устанавливаются в режим пропускания прямого кода регистра 5, если "зн" = 0, и дополнительного кода, если "зн" = 1 для тригонометрических и гиперболических функций, мультиплексор 21 устанавливается в режим пропускания прямого кода регистра 24 для тригонометрических функций и дополнительного кода гиперболических функций. В первой микрокоманде по сигналу с 88 выхода мультиплексор 18 переключается на канал выходного аргумента Х, по 102 - в регистр 4 записывается Х, по 96 мультиплексор 16 переключается на канал начальных условий Y₀, по 104 - в регистр 2 записывается Y₀ = 0, по 100 - мультиплексор 15 переключается на канал начальных условий Z₀, по 105 - в регистр 1 записывается Z₀ = 1, по 93 - мультиплексор 17 переключается на канал начальных условий U₀, по 103 - в регистр 3 записывается U₀ = 1, по 44 - в регистр 119 записывается значение Х. Вторая микрокоманда общая для всех функций. В третьей микрокоманде по сигналу 41 выхода дается разрешение на выход K_j из блока анализа аргумента 33, по 116, 117 на управляющие входы блоков 10 и 11 сдвига поступает значение K_j по 108 - в регистр 23 записывается величина Y_j 2^-Kj, по 109 - в регистр 5 записывается величина Z_j 2^-Kj, по 87 включается перекрестная связь между мультиплексорами 19 и 20, по 112 - в регистр 27 записывается для тригонометрических и гиперболических функций величина Y_j + ε_j 2^-KjZ_j,по 113 в регистр 26 записывается величина для тригонометрических функций Z_j - ε_j 2^-KjY_j; для гиперболических - Z₁ + ε_j 2^-KjY_j. В четвертой микрокоманде по сигналу с 43 выхода дается разрешение на выход величины 2K_j+2 из блока анализа аргумента 33, по 117, 116, 115 величина 2K_j+2 поступает на управляющие входы блоков 10, 11, 31 сдвига, по 108 в регистр 23 записывается Y_j -(2K_j+2), по 109 в регистр 5 записывается Z_j 2^-(2Kj+2), по 107 в регистр 24 записывается U_j2^-(2Kj+2), по 84 мультиплексор 22 переключается на первый канал, по 110 в регистр 29 записывается для тригонометрических функций Х_j+1 = X_j - ε_j2 arctg 2^-(Kj+1), для гиперболиче- ских функций X_j+1= X_j- ε_j ln .. В пятой микрокоманде по сигналу с 98 выхода мультиплексор 16 переключается на канал регистра 27, по 103 в регистр 2 записывается Y_j + ε_j 2^-Kj Z_j, по 101 мультиплексор 15 переключается на канал регистра 26, по 105 в регистр 1 записывается для тригонометрических функций Z_j - ε_j2^-KjY_j, для гиперболических функций Z_j + ε_j 2^-KjY_j, по 81 (YC2') для тригонометрических функций управляющие входы мультиплексора 20 устанавливаются в режим пропускания дополнительного кода регистра 23, по 82 - управляющие входы мультиплексора 19 устанавливаются в режим пропускания дополнительного кода регистра 5, для гиперболических функций по 80 управляющие входы мультиплексора 20 устанавливаются в режим пропускания прямого кода регистра 23, по 83 - управляющие входы мультиплексора 19 устанавливаются в режим пропускания дополнительного кода регистра 5, по 112 в регистр 27 записывается для тригонометрических функций Y_j+1 = Y_j + +2^-KjZ_j-2^-(2Kj+2)Y_j, для гиперболических функций Y_j+1 = Y_j + ε_j 2-K_jZ_j+2^-(2Kj+2)Y_j, по 113 в регистр 26 записывается для тригонометрических функций Z_j+1 = Z_j - ε_j 2^-Kj Y_j - 2^-(2Kj+2), для гиперболических функций Z_j+1 = Z_j + +2^-KjY_j+2^-(2Kj+2)Z_j, по 111 записывается в регистр 28 для тригонометрических функций U_j+1 = U_j + 2^-(2Kj+1)U_j, для гиперболических функций U_j+1 = U_j - 2^-(2Kj+2)U_j. В шестой микрокоманде по сигналам с 92, 98, 101, 93 выходов мультиплексоры 18, 16, 15, 17 переключаются соответственно на канал регистров 29, 27, 26, 28, по 102, 104, 105, 103 в регистры 29, 27, 26, 28 и 119 соответственно записываются Х_j+1, Y_j+1, Z_j+1, U_j+1, Z_j+1 по сигналу с 76 осуществляется условный переход ко второй микрокоманде. По сигналу Р15 первого переноса счетчика 123 в счетчик 133 микрокоманда записывается 0111 и осуществляется переход к седьмой микрокоманде, в блоке 121 преобразования кода функций номер типа функций 01 меняется на 10, соответствующий алгоритму анализа аргумента при делении (Y/X) см. табл. 1. По первому переносу счетчика 123 Р 15 триггер 136 переходит в "1" в блоке управления 13. В седьмой микрокоманде для функций sin(X), sh(X) по сигналу 91 мультиплексор 18 переключается на канал регистра 28, по 102 в регистр 4 записывается U_j+1, по 44 в регистр 119 записывается U_j+1. В седьмой микрокоманде для функций сosX, chX по сигналу 91 мультиплексор 18 переключается на канал регистра 28, по 102 в регистр 4 записывается U_j+1, по 99 мультиплексор 16 переключается на канал регистра 26, по 103 в регистр 2 записывается Z_j+1, по 44 в регистр 119 записывается U_j+1. В седьмой микрокоманде для функций tg(X), th(X) по сигналу 89 мультиплексор 18 переключается на канал регистра 26 по 102 и 44 в регистры 4 и 119 записывается Z_j+1. В седьмой микрокоманде для функций ctg(X), cth(X) по сигналам 90, 99 мультиплексоры 18 и 16 переключаются соответственно на каналы регистров 27 и 26, по 102, 104, 44 в регистры 4, 2 и 119 записываются соответственно Y_j+1, Zj₊₁, Y_j+1. Восьмая, девятая, десятая микрокоманды соответствуют второй, третьей, четвертой микрокомандам микропрограммы деления Х/Y фиг. 16. Девятая микрокоманда дополнительно содержит для тригонометрических функций сигналы 79, 78 выходов, а для гиперболических функций сигналы 80 и 78 выходов, которые переводят управляющие входы мультиплексоров 20 и 22 в режим пропускания прямого кода соответственно регистров 23 и 25, если "зн" = 0 и дополнительного, если "зн" = 1. По второму переносу счетчика 123 в регистр 30 записывается результат вычислений и через элемент 165 блокируется генератор 137 импульсов.

Формула изобретения

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее с первого по пятый регистры, с первого по четвертый сумматоры, первый и второй блоки сдвига, блок анализа знака, блок управления, вход запуска которого соединен со входом пуска устройства, выходы первого и второго регистров соединены с информационными входами соответственно первого и второго блоков сдвига, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления тригонометрических, гиперболических, логарифмической, степенной, показательной и функции отношения, в него введены восемь мультиплексоров, с шестого по тринадцатый регистры, третий и четвертый блоки сдвига, блок анализа аргумента, блок формирования начальных условий, выход которого подключен к первым информационным входам первого, второго и третьего мультиплексоров, выходы которых подключены к информационным входам соответственно первого, второго и третьего регистров, вход блока формирования начальных условий соединен со входами задания режима блока управления, блока анализа знака и анализа аргумента и подключен ко входу кода функции устройства, входы установки блока анализа аргумента, блока управления и блока анализа знака соединены со входом начальной установки устройства, информационный вход блока анализа аргумента подключен к выходам с первого по шестой блока управления, выходы с первого по четвертый блока анализа аргумента соединены со входом признака аргумента блока управления, пятый выход блока анализа аргумента подключен ко входу признака аргумента блока анализа знака, выходы с первого по четвертый которого подключены к управляющим входам соответственно со второго по пятый восьмого мультиплексора, выходы с пятого по восьмой блока анализа знака подключены к управляющим входам соответственно с первого по четвертый седьмого мультиплексора, выходы с девятого по двенадцатый блока анализа знака подключены к управляющим входам соответственно со второго по пятый шестого мультиплексора, выходы с тринадцатого по шестнадцатый блока анализа знака соединены с управляющими входами соответственно с первого по четвертый пятого мультиплексора, первые информационные входы шестого и восьмого мультиплексоров объединены и подключены к информационному выходу блока анализа аргумента, второй информационный вход которого соединен с информационным входом четвертого регистра и подключен к выходу четвертого мультиплексора, первый информационный вход которого объединен со вторым информационным входом второго мультиплексора и соединен со входом аргументов устройства, второй информационный вход четвертого мультиплексора соединен с третьим информационным входом второго мультиплексора, вторым информационным входом первого мультиплексора и выходом девятого регистра, подключенного информационным входом к выходу первого сумматора, подключенного входом первого слагаемого к выходу пятого мультиплексора, вход второго слагаемого первого сумматора соединен с информационным входом первого блока сдвига, выход которого соединен с информационным входом пятого регистра, инверсный и прямой выходы которого подключены соответственно к объединенным первому и второму информационным входам пятого мультиплексора и объединенным второму и третьему входам шестого мультиплексора, четвертый и пятый информационные входы шестого мультиплексора соединены соответственно с третьим и четвертым информационными входами пятого мультиплексора и соответственно с инверсным и прямым выходами шестого регистра, вход которого подключен к выходу второго блока сдвига, причем выход шестого мультиплексора подключен ко входу первого слагаемого второго сумматора, вход второго слагаемого которого соединен с информационным входом тринадцатого регистра и выходом второго регистра, выход тринадцатого регистра соединен с выходом устройства, выход второго сумматора подключен к информационному входу десятого регистра, выход которого соединен с четвертым информационным входом второго мультиплексора и третьим информационным входом четвертого мультиплексора, четвертый информационный вход четвертого мультиплексора соединен с пятым информационным входом второго мультиплексора и вторым информационным входом третьего мультиплексора и подключен к выходу одиннадцатого регистра, информационный вход которого подключен к выходу третьего сумматора, вход первого слагаемого которого соединен с выходом седьмого мультиплексора, вход второго слагаемого третьего сумматора соединен с информационным входом третьего блока сдвига и выходом третьего регистра, информационный вход которого соединен с выходом третьего мультиплексора, выход третьего блока сдвига соединен с информационным входом седьмого регистра, прямой и инверсный выходы которого соединены соответственно с объединенными первым и вторым информационными входами седьмого мультиплексора и третьим информационным входом восьмого мультиплексора, четвертый и пятый информационные входы восьмого мультиплексора соединены соответственно с третьим и четвертым информационными входами седьмого мультиплексора и соответственно с инверсным и прямым выходами восьмого регистра, информационный вход которого соединен с выходом четвертого блока сдвига, выход восьмого мультиплексора подключен ко входу первого слагаемого четвертого сумматора, вход второго слагаемого которого соединен с информационным входом четвертого блока сдвига и с выходом четвертого регистра, выход четвертого сумматора соединен с информационным входом двенадцатого регистра, выход которого подключен к пятому информационному входу четвертого мультиплексора, выходы с седьмого по восемнадцатый блока управления подключены к информационному входу блока анализа знака, выходы с девятнадцатого по тридцать второй блока управления соединены соответственно с первого по пятый управляющими входами второго мультиплексора, с первым и вторым управляющими входами первого мультиплексора, выходы с тридцать третьего по сорок четвертый блока управления подключены к входам разрешения записи соответственно с первого по двенадцатый регистров, выходы с сорок пятого по сорок восьмой блока управления подключены к управляющим входам соответственно с первого по четвертый блоков сдвига, сорок девятый выход блока управления соединен с управляющим входом тринадцатого регистра. 2. Устройство по п.1, отличающееся тем, что блок анализа аргумента содержит первый и второй регистры, узел памяти кода функции, коммутатор анализируемых разрядов, сумматор, узел определения длины сдвига, узел памяти весовых коэффициентов, первый и второй элементы И, первый и второй мультиплексоры, счетчик, причем выходы первого и второго мультиплексоров соединены со входами соответственно первого и второго слагаемых сумматора, выход которого соединен с первым выходом блока анализа аргумента и подключен к первым информационным входам первого и второго мультиплексоров, второй информационный вход второго мультиплексора соединен с первым адресным входом узла памяти весовых коэффициентов и первым выходом узла определения длины сдвига, вход которого подключен к выходу второго регистра, второй выход узла определения длины сдвига соединен со вторым выходом блока анализа аргумента и первым входом первого элемента И, второй вход которого соединен со входом шестого разряда второго информационного входа блока анализа аргумента, выход первого элемента И подключен к счетному входу счетчика, вход записи которого соединен со входом начальной установки блока анализа аргумента, выход переноса счетчика соединен с четвертым выходом блока анализа аргумента и подключен к управляющему входу узла памяти кода функции, адресный вход которого соединен со входом задания режима блока анализа аргумента, выход узла памяти кода функции подключен к первой группе разрядов информационного входа второго регистра, вход второй группы разрядов информационного входа которого соединен со вторым адресным входом узла памяти весовых коэффициентов, соответствующими входами второго элемента И и выходом счетчика, третий адресный вход узла памяти весовых коэффициентов соединен со входом задания режима блока анализа аргумента, выход узла памяти весовых коэффициентов соединен с информационным выходом блока анализа аргумента, третий выход которого соединен с выходом второго элемента И, пятый выход блока анализа аргумента подключен к четвертому адресному входу узла памяти весовых коэффициентов, третьей группе разрядов информационного входа второго регистра и к выходу старшего разряда первого регистра, информационный выход которого соединен с информационным входом коммутатора анализируемых разрядов, выход которого соединен с четвертой группой разрядов информационного входа второго регистра, информационный вход первого регистра соединен со вторым информационным входом блока анализа аргумента, вход третьего разряда первого информационного входа которого соединен с первыми управляющими входами первого и второго мультиплексоров, вход второго разряда первого информационного входа блока анализа аргумента соединен со вторым управляющим входом первого мультиплексора, второй информационный вход которого соединен со входом логической единицы блока анализа аргумента, третий информационный вход первого мультиплексора соединен со входом логического нуля блока анализа аргумента, третий управляющий вход первого мультиплексора соединен со вторым управляющим входом второго мультиплексора и входом первого разряда первого информационного входа блока анализа аргумента, входы четвертого и пятого разрядов первого информационного входа которого соединены со входами разрешения записи соответственно первого и второго регистров. 3. Устройство по п.1, отличающееся тем, что блок управления содержит первый и второй элементы ИЛИ, счетчик микрокоманд, узел памяти, регистр, триггер, генератор импульсов, узел формирования условного перехода, с первого по двадцать второй элементы И, с первой по четвертую группы элементов И, элемент задержки, элемент НЕ, узел формирования синхросерий, дешифратор, вход которого соединен с адресным входом узла памяти и входом задания режима блока управления, выходы второго, третьего, пятого, шестого, седьмого, девятого, десятого и одиннадцатого разрядов дешифратора подключены соответственно с первого по восьмой входам первого элемента ИЛИ, выход которого подключен ко входу элемента НЕ и первым входам первого, пятого и шестого элементов И, выходы которых подключены соответственно к первому входу узла формирования номера условного перехода, входу установки в ноль триггера и входу синхронизации триггера, вход установки в единицу которого соединен с выходом четвертого элемента И, первый вход которого подключен к выходу элемента НЕ, второй вход четвертого элемента И соединен со вторым входом пятого элемента И и входом начальной установки блока управления, вход четвертого разряда признака аргумента которого соединен со вторым входом шестого и первым входом седьмого элементов И, второй вход седьмого элемента И соединен с прямым выходом триггера, выход седьмого элемента И соединен с сорок девятым выходом блока управления и входом элемента задержки, выход которого подключен ко входу запрещения генератора импульсов, вход запуска которого соединен со входом запуска блока управления, выход генератора импульсов подключен ко входу узла формирования синхросерий, первый выход которого соединен со счетным входом счетчика микрокоманд и с первыми входами девятого и с одиннадцатого по четырнадцатый элементов И, выходы которых соединены соответственно с пятым и с тридцать третьего по тридцать шестой выходами блока управления, второй выход узла формирования синхросерий подключен к первым входам второго, третьего, восьмого, десятого и с пятнадцатого по восемнадцатый элементов И, выходы восьмого, десятого и с пятнадцатого по восемнадцатый элементов И соединены соответственно с четвертым, шестым и с тридцать седьмого по сороковой выходами блока управления, третий выход узла формирования синхросерий подключен к первым входам с девятнадцатого по двадцать второй элементов И, выходы которых соединены соответственно с сорок первого по сорок четвертый выходами блока управления, третий выход узла формирования синхросерий соединен с управляющим входом регистра, информационный вход которого соединен с выходом узла памяти, адресный вход которого подключен к выходу счетчика микрокоманд, информационный вход и вход разрешения записи которого соединены соответственно с выходом узла формирования условного перехода и выходом второго элемента ИЛИ, первый и второй входы которого подключены к выходам соответственно третьего и второго элементов И, второй вход второго элемента И соединен со вторым входом первого элемента И и соединен с третьим разрядом входа признака аргумента блока управления, второй разряд входа признака аргумента которого соединен с третьим входом первого элемента И, седьмой выход блока управления соединен с выходом десятого разряда регистра и вторым входом третьего элемента И, выходы с первого по третий разрядов регистра подключены ко второму входу узла формирования условного перехода, выходы с четвертого по шестой разрядов регистра соединены с выходами соответственно с первого по третий блока управления, выходы с седьмого по девятый регистра подключены ко вторым входам соответственно с восьмого по десятый элементов И, выходы с двенадцатого по тридцать пятый регистра соединены с выходами соответственно с восьмого по тридцать второй блока управления, выходы с тридцать шестого по сорок седьмой разрядов регистра подключены ко вторым входам соответственно с одиннадцатого по двадцать второй элементов И, выходы с сорок восьмого по пятьдесят первый разрядов регистра подключены к первым входам элементов И соответственно с первой по четвертую групп, вторые объединенные входы которых подключены ко входу первого разряда признака аргумента блока управления, выходы элементов И с первой по четвертую групп соединены соответственно с сорок пятого по сорок восьмой выходами блока управления. 4. Устройство по п.1, отличающееся тем, что блок анализа знака содержит дешифратор, с первого по двадцатый элементы ИЛИ, с первого по двадцать восьмой элементы И, с первого по четырнадцатый элементы НЕ, с первого по восьмой триггеры, с первого по четвертый узлы формирования знака, вход задания режима блока анализа знака соединен со входом дешифратора, выходы восьмого, двадцатого, тридцатого и четырнадцатого разрядов которого подключены соответственно с первого по четвертый входам первого элемента ИЛИ, выходы второго, третьего, пятого и шестого разрядов дешифратора подключены ко входам соответственно с первого по четвертый второго элемента ИЛИ, выходы седьмого, девятого, десятого и одиннадцатого разрядов дешифратора соединены со входами соответственно с первого по четвертый третьего элемента ИЛИ, выходы второго, третьего, пятого и шестого разрядов дешифратора подключены ко входам соответственно с первого по четвертый четвертого элемента ИЛИ, выходы первого, седьмого и с девятого по тринадцатый разрядов дешифратора подключены ко входам соответственно с первого по седьмой пятого элемента ИЛИ, выход четвертого разряда дешифратора подключен к первому входу второго элемента И и входу первого элемента НЕ, выход которого подключен к первому входу первого элемента И, второй вход которого соединен со вторым входом второго элемента И и первыми входами с третьего по двенадцатый элементов И, одиннадцатого и двенадцатого элементов ИЛИ и сое@Body P = выходом двенадцатого элемента НЕ, вход которого соединен с первыми входами семнадцатого и восемнадцатого элементов И, вторыми входами пятнадцатого и шестнадцатого элементов И и входом одиннадцатого разряда информационного входа блока анализа знака, вход двенадцатого разряда информационного входа которого соединен с первыми входами с двадцать третьего по двадцать шестой элементов И и входом тринадцатого элемента НЕ, выход которого соединен с первыми входами двадцать первого, двадцать второго, двадцать седьмого и двадцать восьмого элементов И, вход десятого разряда информационного входа блока анализа знака через четырнадцатый элемент НЕ подключен ко вторым входам с двадцать первого по двадцать четвертый элементов И, третий вход двадцать первого элемента И соединен со вторым входом двадцать восьмого элемента И, входом десятого элемента НЕ и выходом третьего узла формирования знака, выход десятого элемента НЕ подключен к третьему и второму входам соответственно двадцать второго и
двадцать восьмого элементов И, выход первого узла формирования знака подключен к третьему и второму входам соответственно тринадцатого и девятнадцатого элементов И и входу восьмого элемента НЕ, выход которого подключен к третьему и второму входам соответственно четырнадцатого и двадцатого элементов И, выход второго узла формирования знака соединен с третьим и вторым входами соответственно пятнадцатого и семнадцатого элементов И и входом девятого элемента НЕ, выход которого подключен к третьему и второму входам соответственно шестнадцатого и восемнадцатого элементов ИЛИ, выход четвертого узла формирования знака подключен к третьму и второму входам соответственно двадцать третьего и двадцать пятого элементов И и входу одиннадцатого элемента НЕ, выход которого соединен с третьим и вторым входами соответственно двадцать четвертого и двадцать шестого элементов И, выходы с тринадцатого и по двадцать восьмой элементов И соединены с выходами соответственно с первого по шестнадцатый
блока анализа знака. G 11
(11) 1540558
0951
(13) C
(51)5 G 11 B 15 /02
(21) 4296335/10
(22) 17.08.87
(75) Богатин Л.Б., Зимарин С.А., Федоров Н.Н. (73) Санкт-Петербургский опытный завод "Прибор"
(54) (57) 1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕВЕРСОМ МАГНИТНОЙ ЛЕНТЫ
, содержащее генератор опорной частоты, счетчик опорной частоты, счетный вход которого подключен к выходу генератора, формирователь импульсов, три дешифратора, выходы которых являются выходными шинами устройства, входную шину сигнала воспроизведения, соединенную с входом формирователя импульсов, и три входных шины управляющих сигналов, отличающееся тем, что, с целью повышения надежности управления реверсом магнитной ленты путем сокращения ложных срабатываний, в него введены два счетчика, триггер, четыре схемы совпадения и три инвертора, при этом первый вход первой схемы совпадения соединен с выходом генератора опорной частоты, а выход - со счетным входом первого счетчика, установочный вход которого соединен с выходом формирователя импульсов и с первым входом второй схемы совпадений, а выход первого счетчика - с вторым входом первой схемы совпадения и с установочным входом второго счетчика, выход которого подключен к входу первого инвертора и к счетному входу триггера, выход
первого инвертора подключен к второму входу третьей схемы совпадений и к второму входу втор выходом двенадцатого элемента НЕ, вход которого соединен с первыми входами семнадцатого и восемнадцатого элементов И, вторыми входами пятнадцатого и шестнадцатого элементов И и входом одиннадцатого разряда информационного входа блока анализа знака, вход двенадцатого разряда информационного входа которого соединен с первыми входами с двадцать третьего по двадцать шестой элементов И и входом тринадцатого элемента НЕ, выход которого соединен с первыми входами двадцать первого, двадцать второго, двадцать седьмого и двадцать восьмого элементов И, вход десятого разряда информационного входа блока анализа знака через четырнадцатый элемент НЕ подключен ко вторым входам с двадцать первого по двадцать четвертый элементов И, третий вход двадцать первого элемента И соединен со вторым входом двадцать восьмого элемента И, входом десятого элемента НЕ и выходом третьего узла формирования знака, выход десятого элемента НЕ подключен к третьему и второму входам соответственно двадцать второго и двадцать восьмого элементов И, выход первого узла формирования знака подключен к третьему и второму входам соответственно тринадцатого и девятнадцатого элементов И и входу восьмого элемента НЕ, выход которого подключен к третьему и второму входам соответственно четырнадцатого и двадцатого элементов И, выход второго узла формирования знака соединен с третьим и вторым входами соответственно пятнадцатого и семнадцатого элементов И и входом девятого элемента НЕ, выход которого подключен к третьему и второму входам соответственно шестнадцатого и восемнадцатого элементов ИЛИ, выход четвертого узла формирования знака подключен к третьму и второму входам соответственно двадцать третьего и двадцать пятого элементов И и входу одиннадцатого элемента НЕ, выход которого соединен с третьим и вторым входами соответственно двадцать четвертого и двадцать шестого элементов И, выходы с тринадцатого и по двадцать восьмой элементов И соединены с выходами соответственно с первого по шестнадцатый блока анализа знака.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22, Рисунок 23, Рисунок 24, Рисунок 25, Рисунок 26, Рисунок 27, Рисунок 28