Аналоговое вычислительное устройство

 

Сущность изобретения: устройстве содержит аналоговый мультиплексор (1), генератор тактовых импульсов (2), элемент задержки (3) счетный триггер (4), преобразователь напряжения в интервал времени

СОЮЗ COBETCI:ÈÕ

СОЦИАЛИСТИЧ(-СКИХ

РЕСПУБЛИК (51а G 06 G 7/16, 7/161

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4815403/24 (22) 14.04.90 (46) 15.09.92. Бюл. N 34 (71) Физико-механическии институт им.

Г.В. Ка рпе н ко (72) П.П.Драбич и P.M.Äæàëà (56) Справочник по нелинейным схемам. под ред. Д.Шейнголда, M.; Мир, 1977, с. 251—

253, фиг,3.2.24.

Авторское свидетельство СССР

М 1005081, кл. G 06 G 7/161, 1978.

Изобретение относится к 1змерительной и вычислительной технике, предназначено для перемножения, возведения в степень и деления аналоговых сигналов и может быть использовано в аппаратуре для коррозионных обследований нефте- и газопроводов, а также в аппаратуре для поиска и разведки месторождений полезных ископаемых импульсными электромагнитными методами.

Целью изобретения является повышение точности вычисления.

На фиг.1 изображена с>уннциональная схема устройства; на фиг.2 — эпюры импульсов напряжения. поясняющие его саботу.

Устройство состоит из аналогового мультиплексора 1, генератора тактовых импульсов 2, элемента задержки 3. счетного триггера 4, преобразователя напряжения в интервалы времени 5, перво î 6 и второго 7 логических элементов И, двухканального коммутатора 8 и интегратора 9. Цифрами

10 — 12 обозначены входы задания первого, „„5U „„1762312 Al (54) АНАЛОГОВОЕ ВЫЧИСЛИТЕЛЬНОЕ

УСТРОЙСТВО (57) Сущность изобретения: устройство содержит аналоговый мультиплексор (1), генератор тактовых импульсов (2), элемент задержки (3), счетный триггер (4), преобразователь напряжения в интервал времени (5). 2 логических элемента И (6.7), двухканальный коммутатор (8), интегратор (9). 3 входа задания операндов (10. 11, 12). выход устройства (13). 12 — 8 — 9 — 13 — 8, 10 — 1-5 — 6 — 8.

11-1-5 — 7 — 8. 2 — 3 — 5. 2-4 — 1-6, 2-4-7. 2 ил. второго и третьего операндов устройства. а

13 — его выход.

Первый и второй информационные входы мультиплексора 1 подключены к клеммам 10 и 12. Выход мультиплексора 1 соединен с информационным входом преобразователя 5 напряжения в интервалы времени, тактовый вход которого соединен через элемент задержки 3 с выходом генератора тактовых импульсов, куда также подключен счетный вход триггера 4. К выходу преобразователя 5 напряжения в интервалы времени подсоединены объединенные первые входы первого 6 и второго 7 логических элементов И, вторые входы которых подключены к прямому и инверсному выходам триггера. К прямому выходу триггера 4 подсоединены также управляющий вход мультиплексора 1. К выходам первого 6 и второго 7 логических элементов И подключены первый и второй управляющие входы двухканального коммутатора 8. Первый информационный вход коммутатора 8 подключен к клемме 11, а второй — к выходу

1762312 интегратора, являющемуся выходом 13 устройства, а объединенные первый и второй выходы коммутатора 8 соединены со входом интегратора 9.

Устройство реализует функцию (1) и работает следующим образом.

Пусть на входы 10 — 12 подаются постоянные напряжения соответственно.

Генератор тактовых импульсов 2 вырабатывает на своем выходе последовательность коротких положительных импульсов (диаграмма 1 на фиг.2), причем пауза Омежду импульсами больше максимальной длительности импульсов т, г с выхода преодбразователя 5 напряжения в интервалы времени. Под действием положительных фронтов импульсов с выхода генератора 2 на прямом и инверсном выходах счетного триггера 4 формируются последовательности импульсов, представленные на диаграммах 2 и 3. При появлении положительного потенциала на прямом выходе триггера 4 мультиплексор 1 находится в исходном состоянии указанном на фиг.1 и на вход 14 преобразователя 5 подается напряжение

U>, которое, при поступлении на управляющий вход преобразователя 5 положительного импульса с выхода элемента задержки 3 преобразуется в интервал времени

=-k

6, на первом входе которого присутствует положительный потенциал (диаграмма 2 на фиг.2) с выхода триггера 4.

В результате на выходе логического элемента И 6 появляется отрицательный импульс длительностью z> (диаграмма 5 на фиг.2), под действием которого открывается первый канал коммутатора 8 подключая на время т на вход интегратора 9 постоянное напряжение 03. Выходное напряжение интегратора возрастает на величину

LI n+ = k1k2U1 LI з ° где kz — коэффициент пропорциональности. определяемый параметрами интегратора.

Под действием следующего положительного импульса с выхода генератора тактовых импульсов 2 потенциалы на выходах триггера 4 изменяются на противоположные. В итоге мультиплексор 1 подключает к аналоговому входу 14 напряжение 0г, поступающее на вход 11 устройства. Это напряжениее, при поступг ении на управляющий вход преобразователя 5 положительного импульса с выхода элемента задержки 3, преобразуется в интервал времени тг, т.е. на второй вход логического элемента И 7 поступает поло ки.. ельный импульс длительностью zz . Поскольку в это время с инверсного выхода триггера 4 на первый вход логического элемента 7 подается положительный потенциал, то на выхо5 де последнего образуется отрицательный импульс, длительностью тг (диаграмма 6 на фиг.2). Образовавшийся на выходе элемента И 7 отрицательный импульс поступает на второй управляющий вход

1О коммутатора 8, что приводит к открыванию на время г его второго канала, соединяющего вход с выходом интегратора 9, и., следовательно, к уменьшению его выходного напряжения О() на величину

0 n = k)kz020(i — 1), iF, А = О, 1, 2, 3, ...

На этом один цикл работы устройства заканчивается. Изменение выходного напряжения U(i) на выходе устройства за один i-й цикл работы

AUi = 0 n+ U n- =k1k2(010g UzU(i "))

Под действием следующей (i+1)-й пары положительных импульсов с выхода генератора тактовых импульсов 2 описанный выше цикл повторится и выходное напряжение

U(i) изменится на величину

Л Ul+1 = k1 К2(010з — 020{i)), (2) причем J Л0н- (ih Ui(.

Выходное напряжение U(i) будет изменяться до тех пор пока не выполнится условие динамического равновесия, т.е.

AU(i + = О.

В установившемся режиме hUi = О, следовательноо

35 1 2(010з 020(i)) = О.

Из последнего равенства

0(---) =- (3)

К результату (3) можно прийти, решив разностное уравнение (2) при начальном условии U(0) =- Uo, Используя метод математической индукции получим решение уравнения (2) в

45 виде

U(i) = (1 — W(i)) + UpW(i), (4) где W(i) = (1 — k1k20g) — весовая функция, характеризующая скорость убывания к нулю приращений LNUi, т.е. инерционность устройст ва, При выполнении условия устойчивости 1-И0 <1 весовая функция убывает к нулю, следовательно, из (4) получаем (3).

Как следует из описания изобретения его выходной параметр в установившемся режиме определяется из соотношения (3), т.е. в устройстве исключена инструментальная составляющая погрешности измерения, 1762312

C обусловленная нестабильностью параметров его элементов.

Формула изобретения

Аналоговое вычислительное устройст- 5 во, содержащее интегратор, выход которого является выходом устройства. аналоговый коммутатор, первый и второй информационные входы которого соединены соответственно с входом задания первого 10 операнда и выходом устройства, первый и второй выходы подключены к входу интегратора, а первый и аторои управляющие входы — к выходам соответственно первого и второго логических элементов, входы пер- 15 ваго из которых подключены соответственно к выходу преобразователя напряжения в интервал времени и прямому выходу счетного триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены генератор тактовых импульсов, элемент задержки и аналоговый мультиплексор, информационные входы которого соединены соответственно с входами задания второго и третьего операндов устройства, а выход подключен к информационному входу преобразователя напряжения в интервал времени, выход генератора тактовых импульсов подключен к счетному входу счетного триггера и через элемент задержки соединен с тактовым входом преобразователя напояжения в интервал времени, выход которого подключен к первому входу второго логического элемента, соединенного вторым входом с инверсным выходом счетного триггера, подключенного прямым выходом к управляющему входу аналогового мультиплексора.