Цифровой фильтр

 

Использование: в радиотехнике дли обработки сигналов, выраженных цифровым кодом. Сущность изобретения: цифровой фильтр содержит вычитатель 1, делители 2, 7, сумматор 3, блок 4 задержки, коммутаторы 5, 6, элементы И 8, 11, триггеры 9, 10, счетчик 13 и имеет вход 14 сигнала запуска, вход 15 синхросигнала, информационный вход 16 и выход 17 цифрового фильтра 1-2- 3-4-5-6-7-1,5-8-9-10-6, 9-11-13, 12-13, 12-10, 12-9.1 ил.

СОЮЗ COBETCKMX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sa)s Н 03 Н 17 04

ГОСУДАРСТВЕН Ый КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П(НТ СССР (21) 4788738/09 (22) 12.12.89 (46) 23.09,92. Бюл. l4 35 (71) Научна-исследовательский институт бытовой радиоэлектронной аппаратуры (72) А.Г. Дмитриев. И;Г. 3агородний, А.Г. Никитин и Л,М. Шащук (56) Авторское свидетельство СССР

М 860287, кл. Н 03 Н 17/04, 1981.

„„Я2„„1764141 А1 (54) ЦИФРОВОЙ ФИЛЬТР (57) Использование: в радйотехнике для обработки сигналов. выраженных цифровым кодом. Сущность изобретения: цифровой фильтр содержит вычитатель 1, делители 2, 7, сумматор 3, блок 4 задержки, коммутаторы 5, 6, элементы И 8, 11, триггеры 9, 10, счетчик 13 и имеет вход 14 сигнала запуска, вход 15 синхросигнала, информационный вход 16 и выход 17 цифрового фильтра 1-23-4-5+7-1,5-8-9-10-6, 9-11-13, 12-13, 12-10, 12-9. 1 ил, 1764141 наносится входной сигнал цифрового фильтра, поделенный на константу 2 . Затем первый коммутатор 5 открывается и входной сигнал, поделенный на 2 в первом делителе

5 2, суммируется с выходным сигналом цифрового фильтра в сумматоре 3 и запоминается в блоке 4. В это время цифровой фильтр работает как цифровой интегратор для кажь дого отсчета периода входного сигнала. Это

10 и роисходит до тех пор, пока в любом отсчете выходного сигнала появятся единицы в (k-1) старших разрядах. Тогда первый элемент И 8 формирует единичный сигнал, который устанавливает в единичное состоя15 иие первый триггер 9. При этом запирается второй элемент И 11 и прекращается подача синхроимпульсов на счетный вход счетчика

13. Счетчик 13 останавливается и хранит просчитанное число периодов до очередно.20 ro сигнала запуска. С приходом очередного импульса на С-вход второго триггера 10 единичный сигнал записывается во второй .триггер 10 и отпирает второй коммутатор 6.

С этого момента времени выходной сигнал

25 цифрового фильтра, поделенный во втором делителе 7 на константу 2" (х определяется старшим значащим разрядом в старших разрядах счетчика 13, т. е. деление выходного сигнала осуществляется в том случае, ес- 30 ли число накопленных кадров в блоке 4 в 1 режиме интегратора больше, чем 2 ), подаь ется на второй (вычитающий) вход вычитатев ля 1, При этом цифровой фильтр переходит в режим слежения. за входным сигналом, 40

Изобретение относится к радиотехнике и может быть использовано при обработке . сигналов, выраженных цифровым кодом.

Цель изобретения — повышение быстро действия при работе в интерреактивных ре жимах.

На чертеже представлена электриче ская структурная схема цифрового фильтра

Цифровой фильтр содержит вычитател

1, первый делитель 2, сумматор 3, блок 4 задержки, первый 5 и второй 6 коммутато ры, второй делитель 7, первый элемент И 8 первый 9 и второй 10 триггеры, второй эле мент И 11, формирователь 12 одиночного импульса, счетчик 13 числа накопленных пе риодов входного сигнала и имеет вход 14 сигнала запуска цифрового фильтра, вход

15 синхросигнала цифрового фильтра, ин формационный вход 16 и выход 17 цифрово го фильтра.

Цифровой фильтр работает следующим обр азом.

Цифровой двоичный I-разрядный код соответствующий отдельным отсчетам входного сигнала, поступает на первыи вход вычитателя 1, на второй вход которого подается либо нулевой сигнал при выклю ченных первом 5 и втором 6 коммутаторах либо выходкой сигнал цифрового фильтра поделенный во втором делителе 7 на кои станту 2", определяемую кодом старших разрядов счетчика 13. Полученная разиост поступает иа вход первого делителя 2, котором осуществляется сдвиг èà k разря дов (деление на 2 ). Полученный в результате деления код суммируется в сумматоре 3 либо с нулевым сигналом при включенном первом коммутаторе 5. либо с выходным кодом цифрового фильтра при включенном

" первом коммутаторе 5. Результат суммирования заносится в соответствующую ячейку блока 4 задержки, выходной сигнал которой является выходным сигналом цифрового фильтра, Управление первым 5 и вторым 6 коммутаторами и вторым делителем 7 осуществляется следующим образом, После поступления сигнала запуска на вход 14 при изменении фильтруемого сигнала по команде оператора либо автоматически на вы оде формирователя 12 формируется одиночный импульс с длительностью, равной периоду повторения входного фильтруемого сигнала, и фронтами, привязанными к началу периода. Этот одиночный импульс сбрасывает в нулевое состояние первый триггер 9 и счетчик 13, а также запирает на время своего существование первый коммутатор 5, Таким образом, во время первого периода фильтруемого сигнала в блок 4 задержки причем выходной сигнал оказывается усиленным по отношению к зашумленному входному сигналу в 2" раз, Цифровой I-разрядный код, соответствующий отдельным отсчетам входного сигнала, поступает на первый вход вычитателя 1, на второй вход которого. подается выходной сигнал цифрового фильтра, поделенный во втором делителе 7 на константу 2", определяемую кодом старших I разрядов счетчика 13, Полученная разность поступает в первый делитель 2, в котором осуществляется сдвиг на k-разрядов (деление на 2 ). Полученный в результате деления код суммируется в сумматоре

3 с выходным кодом цифрового фильтра.

Результат суммирования поступает в соответствующую ячейку блока 4 задержки, выходной сигнал которого является выходным сигналом цифрового фильтра, Формул а изобретен ия

Цифровой фильтр, содержащий последовательно соединенные вычитатель, первый вход которого является информационным входом цифрового фильтра, первый делитель, сумматор и блок задержки, выход которого является выходом цифрового

1764141

Составитель Э.Борисов

Техред М.Моргентал Корректор А.Козориз

Редактор Г,Бельская

Заказ 3462 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101 фильтра, а также счетчик числа накопленных периодов входного сигнала, о т л и ч аю шийся тем, что, с целью повышения быстродействия при работе в интерактивных режимах, введены второй делитель, первый и второй коммутатОры, первый и второй триггеры. первый и второй элементы

И, а также формирователь одиночного импульса, при этом информационный вход первого коммутатора соединен с выходом блока задержки, а выход соединен с вторым входом сумматора и информационным входом второго коммутатора, выход которого соединен с первым входом второго делителя, выход которого соединен с вторым входом-вычитателя, входы первого элемента И соединены с К-1 старшими разрядами выхода первого коммутатора, а выход соединен с S-входом первого триггера, выход которого соединен с D-входом второго триггера и йнверсным входом:второго элемента И, вы5 ход которого соединен с С-входом счетчика числа накопленных периодов входного сигнала,! старших разрядов вйхода которого соединены с вторым входом второго делителя, а Я-вход соединен с управляющим вхо10 дом первого коммутатора, с R-входом первого триггера и вйходом формирователя одиночного импульса, Й-вход которого является входом сигнала запуска цифрового фильтра, а С-вход соединен с С-входом вто15 рого триггера„с прямым входом второго элемента И и является входом синхросигнала цифрового фильтра,