Дублированное отказоустойчивое устройство

 

Сущность изобретения: устройство содержит дублируемые каналы 1i, 12, блоки 2t, 22 задержки, блоки 3i, 32 контроля, сумматор 4 по модулю два, решающий орган 5, элемент ЗАПРЕТ 8.1 ил.

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (! 1) 1ОСУДАРСТBЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

;. -.. РЩ ЗЦ Я ч)й ь.а га."ъ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4789459/24 (22) 07.02.90 (46) 07.11.92. Бюл, N 41 (72) А.В.Ткаченко (56) Авторское свидетельство СССР

М 723576, кл. G 06 F. 11/00, Н 05 К 10/00, 1975.

Щербаков Н. С. Самокорректирующие ся дискретные устройства, M. Машиностроение, 1975, с, 101, рис. 41;

Авторское свидетельство СССР

N1626476,,кл,,G 06 F 11/18, Н 05 К 10/00, 1989, 1Я)л G 06 0 11/18, Н 05 К 10/00 (54) ДУБЛИРОВАННОЕ ОТКАЗОУСТОЙЧ "IВОЕ УСТРОАСТ80 (57) Сущность изобретения: устройство содержит дублируемые каналы 11, 12, блоки

21, 22 задержки, блоки 31, 32 контроля, сумматор 4 по модулю два, решающий орган 5, элемент ЗАПРЕТ 8.1 ил.

1 ф

Од

)(лЭ Оо

1774338

20

40

Изобретение относится к автоматике, вычислительной технике и передаче данных и предназначено для построения отказоустойчивых структур, использующих резервирование с постоянным замещением, Известно резервированное устройство (1), содержащее два резервированных блока, элемент сравнения, элементы И и ИЛИ, Его недостаток — низкая отказоустойчивость для произвольных структур и модели ошибок.

Известна также схема резервирования с постоянным замещением (2), Ее недостаток — низкая достоверность выдаваемого результата.

Наиболее близким к предлагаемому является дублированное отказоустойчивое устройство (3), содержащее первый и второй дублируемые блоки, первый и второй блоки контроля и первый и второй блоки задержки, решающий орган и сумматор по модулю два, причем выходы. первого и второго дублируемых блоков соединены с входами соответствующих блоков контроля, выходы которых подключены к первому и второму управляющим входам решающего органа, информационный выход которого является информационным выходом устройства, входы первого и второго блоков задер>кки соединены с выходами соответствующих дублируемых блоков, а выходы подключены к первому и второму информационным входам решающего органа и одноименным входам сумматора по модуля два, третий и четвертый входы которого соединены соответственно с выходами первого и второго блоков контроля, а выход подключен к третьему управляющему входу решающего органа, выход сигнала отказа которого является выходом сигнала отказа устройства, при этом решающий орган содержит первый и второй элементы ИЛИ, первый и второй элементы ЗАПРЕТ и элемент И, первый и второй входы которого и первые входы запрета первого и второго элементов ЗАПРЕТ соединены с первым и вторым управляющими входами решающего органа, а выход подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с третьим управляющим входом решающего органа и вторыми входами запрета первого и второго элементов

ЗАПРЕТ, информационные входы которых подключены соответственно к первому и второму информационным входам решающего органа, а выходы соединены с одноименными входами второго элемента ИЛИ, выход которого является информационным выходом решающего органа, а выход первоro элемента ИЛИ является выходом сигнала ошибки решающего органа.

Недостаток этого устройства — низкая отказоустойчивость, Цель изобретения — повышение о-гказоустойчивости устройства.

Изобретение позволяет за счет контроля входной комбинации в каждом канале осуществлять подключение к выходу. устройства исправного канала, тем самым исправляя ошибку. Сущность изобретения состоит в технической реализации алгоритма работы схемы контроля (U> 9Uz) Е1 Ez, где U1 и О2 — кодовые комбинации соответственно первого и второго каналов; Е1 и Ez — сигналы ошибки в комбинации соответственно первого и второго каналов. Это обеспечивается введением элемента ЗАПРЕТ со связями, чем достигаются отличительные (от прототипа) и ризнаки.

На чертеже представлена функциональная схема дублированного отказоустойчивого устройства, Устройство содержит первый и второй дублируемые каналы 11, 12, блоки 2, 22 задержки, блоки 31,32 контроля, сумматор 4 по модулю два, решающий орган 5, информационный выход 6, выход 7 сигнала отказа устройства, элемент ЗАПРЕТ 8.

Выходы дублируемых каналов 1>, 1г соединены с входами блоков 21, 2z задержки и блоков 31, 3z контроля соответственно, выходы блоков 21, 22 задер>кки соединены с первым и вторым информационными входами решающего органа 5 и входами сумматора 4 по модулю два. Выходы блоков 31, 32 контроля соединены с первым и вторым управляющими входами решающего органа 5, информационный выход и выход сигнала отказа которого являются соответственно информационным выходом 6 и выходом 7 сигнала отказа устройства. Информационный вход элемента ЗАПРЕТ 8 соединен с выходом сумматора 4 по модулю два, первый и второй входы запрета соединены с первым и вторым управляющими входами решающего органа 5, третий управляющий вход которого соединен с выходом элемента

ЗАПРЕТ 8, Формула изобретения

Дублированное отказоустойчивое устройство, содержащее первый и второй дублированные каналы, первый и второй блоки задержки, первый и второй блоки контроля, сумматор по модулю два и решающий орган, выходы первого и второго дублируемых каналов соединены с входами соответствующих блоков контроля, выходы первого и второго блоков задержки подключены к первым и вторым информационным входам ре1774338

Составитель А.Ткаченко

Редактор В.Бугренкова Техред M.Ìîðãåíòàë Корректор И.Шмакова

Заказ 3927 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, уп.Гагарина, 101 шающего органа и одноименным входам сумматора по модулю два, выходы первого и второго блоков контроля соединены с первым и вторым управляющими входами ре-, шающего органа, информационный выход и 5 выход сиГнала отказа которого являются одноименными выходами устройства, о т л ич а ю щ е е с я тем, что целью повышения отказоустойчивости устройства, в него введен элемент "Запрет", информационный вход которого подключен к выходу сумматора по модулю два, первый и второй входы элемента "Запрет" соединены соответственно с выходами первого и второго блоков контроля, а выход подключен к третьему управляющему входу решающего органа.