Резервированный делитель частоты

 

Использование: Изобретение относится к вычислительной технике, в частности, касается схем синхронизации резервных каналов при несинхронном их тактировании от высокостабильных задающих генераторов , и может быть использовано в высоконадежных цифровых устройствах. Сущность изобретения: резервированный делитель частоты содержит в каждом канале два сдвиговых регистра 2 и 3. элемент И 5, элемент НЕРАВНОЗНАЧНОСТЬ 4 и мажоритарный элемент 6. 5 ил.

CGIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л Н 03 K 23/00, 23!50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОГ1 И САН И Е И 3 ОБ РЕТЕ Н ИЯ

К АВ1 -lPCKQMV СВИДЕТЕЛЬСТВУ (21) 4913039/21 (22) 16.v I.9 i (46) 07,11,92. Бюл. М 41 (71) Научно-исследовательский институт точной механики (72) A.В, Андреев, B,А. Поротов и B.À, Шаламов (56) Авторское свидетельство СССР

М 1368982, кл, Н 03 К 23/ОО, 1986.

Авторское свидетельство СССР

% 1608793, кл, Н 03 К 23/ОО, 1988, (54) РЕЗЕРВ!ЛРОБАННЬ1Й ДЕЛИТЕЛЬ ЧАСТОТЬ

„„. Ы„„1774495 Al (57) Использование: Изобретение относится к вычислительной технике, в частности, касается схем синхронизации резервных каналов при несинхронном их тактировании от высокостабильных задающих генераторов, и может быть использовано в высоконадежных цифровых устройствах. Сущность изобретения . резервированный делитель частоты содержит в каждом канале два сдвиговых регистра 2 и 3, элемент И 5, элемент НЕРАВНОЗНАЧНОСТЬ 4 и мажоритарный элемент 6. 5 ил.

1774495

Предполагаемое иэобре ение относится к вычислительной технике, в частности касается схем синхронизации резервных каналов при несинхронном тактировании от высокостабильных задающих генераторов, не допускающих внешнюю синхронизацик), и може быть использовано в высоконадежных цифровых устройствах, Известен резервированный делитель, каждый из трех резервных каналов которого содержит сдвиговый регистр, мажоритарный элемент, входы которого подключены к инверсным выходам последних разрядов сдвиговых регистров всех трех каналов, триггер, первый и второй элементы И, элемент ИЛИ, элемент НЕРАВНОЗНАЧНОСТЬ, инвертор, причем информационный вход триггера соединен с выходом первого элемента И, вторым входом элемента НЕРАВНОЗНАЧНОСТЬ и выходом устройства, синхровход триггера соединен с синхровходом сдвигового регистра и входом устройства, а выход триггера соединен со вторым входом второго элемента И, первый вход элемента НЕРАВНОЗНАЧНОСТЬ соединен со входом мажоритарного элемента, а выход со вторым входом первого элемента И непосредственно и.с первым входом второго элемента И через инвертор, выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен с информационным входом сдвигового регистра, Это устройство представляет собой кольцевой делитель частоты с обратной связью, замыкаемый через инвертирующий мажоритарный элемент. При синхронных входных сигналах устройство работает следующим образом, В исходном состоянии после обнуления регистров, на инверсных выходах всех регистров и соответственно на выходе мажоритарных элементов зафиксирован единичный уровень, который через первые элементы И и элементы ИЛИ поступает на информационные входы сдвиговых регистров, На выходах элементов НЕРАВНОЗНАЧНОСТЬ, при этом присутствует также единичный сигнал, который разрешает прохождение через первые элементы И сигналов мажоритарных элементов. По мере поступления тактовых импульсов единичный уровень постепенно заполняет сдвиговые регистры. По установке в единицу последнего разряда каждого сдвигового регистра. единичный уровень на выходах мажоритарных элементов и, соответственно, на информационных входах сдвиговых регистров, превращается в нулевой. На выходе элементов НЕРАВНОЗНАЧНОСТЬ единичный уровень сохраняется, Нулевой

50 уровень по мере поступления тактовых импульсов заполняет сдвиговые регистры, По приходу всех разрядов регистров в нулевое состояние процесс повторяется, При сбое регистра в одном из резервных каналов нарушается неравенство между инверсным выходным сигналом последнего разряда сдвигового регистра этого канала и выходным сигналом мажоритарного элемента, на выходе элемента НЕРАВНОЗНАЧНОСТЬ сбившегося канала появляется нулевой сигнал, запрещающий прохождение сигнала мажоритарного элемента на вход сдвигового регистра и разрешающий прохождение выходного сигнала триггера, что эквивалентно увеличению разрядности регистра в сбившемся канале на единицу, Это, а также то, что выходной сигнал на выходах мажоритарных элементов и, соответственно, на информационных входах всех регистров вследствие сбоя не меняется, обеспечивает по прохождении группы тактирующих импульсов, не меньшим числа разрядов регистра, парирование произошедшего сбоя, Однако это устройство не допускает работу резервных каналов от несинхронных генераторов. Это связано с тем, что в режиме несинхронного тактирования резервных каналов, в каналах с крайними значениями тактовой частоты, сигналь1 поступающие на информационные и синхрониэирующие входы несинхронны, дрейфуют во времени друг относительно друга.

Несинхронность обусловлена тем, что первые из указанных сигналов поступают с выходов мажоритарных элементов и определяются каналом со средним значением тактовой частоты ("средний" канал), вторые из сигналов поступают с одного из входов устройства и определяются тактовым генератором "своего" канала. По той же причине несинхронны и выходные сигналы регистров с выходными сигналами мажоритарных элементов, В "среднем" канале указанные сигналы синхронны, так как и те и другие тактируются одной и той же средней частотой, В канале с высшим значением частоты (" быстром" канале) выходной сигнал регистра опережает сигнал мажоритарного элемента, При этом, пока опережение не превышает периода последнего, работа

"быстрого" канала не отличается от работы

"среднего" канала. При опережении чуть больше периода происходит коррекция "быстрого" канала, заключающаяся в пропуске одного такта синхросигнала и принудительном сдвиге его на один такт в сторону отставания, которая компенсирует накопленную расфаэировку и восстанавливает синхронность выходных сигналов регистра и мажо1774495

30

40

55 ритарного элемента. Таким образом, быстрый канал в известном устройстве работает устойчиво. Иначе обстоит дело в канале с низшим значением частоты ("медленном" канале). В нем выходной сигнал регистра должен был отставать от сигнала мажоритарного элемента. однако этого не происходит. Действител ьно, достаточно незначительного (определяемого только быстродействием регистра) опережения сигнала на информационном входе регистра относительно его синхросигнэла, как его выходной сигнал тут же сдвигается в сторону опережения на один такт. При этом, поскольку один из резервных каналов всегда отстает по фазе от среднего, то всегда же, то есть в каждом такте, один иэ каналов сдвигается на такт влево в сторону опережения. Это явление выражается в систематическом искажении выходных сигналов всех резервных каналов, сдвиге частоты выходного сигнала в сторону повышения и появлению большой флуктуации фазы выходного сигнала, Все это, вместе взятое, исключает возможность эффективного применения известного делителя частоты в режиме несинхронного тактирования.

Известен резервированный делитель частоты — прототип, содержащий в каждом канале деления частоты первый сдвиговый регистр, тактовый вход которого соединен с входной шиной, инверсный выход последнего разряда — с соответствующим входом мажоритарного элемента каждого канала деления частоты, выход которого подключен к выходной шине, и первым входом элемента НЕРАВНОЗНАЧНОСТЬ своего канала деления частоты, выход которого соединен с первым входом элемента И, информационный вход второго сдвигового регистра соединен с выходной шиной, прямой выход последнего разряда — с информационным входом первого сдвигового регистра, прямой выход последнего которого соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, тактовый вход с вторым входом элемента И, выход которого соединен с тактовым входом второго сдвигового регистра, Этот делитель допускает работу от несинхронных генераторов, однако обладает недостаточной точностью деления. Это объясняется тем, что фазовый сдвиг опережающего или отстающего (по фазе) корректируется относительно среднего (по фазе) канала и, так как петля коррекции замыкается внутри каждого канала, и задержки s элементах каждого канала разные, то возможна ситуация.при которой в результате коррекции опережающий канал может стать отстающим, и наоборот, В реэультате выходные сигналы делителя в некоторые моменты времени претерпевают скачок фазы, то есть коэффициент деления иэ-за перекоррекции изменяется.

Целью настоящего изобретения является повышение точности деления. Указанная цель достигается тем, что в резервированный делитель частоты, содержащий в каждом канале дьа регистра сдвига, первый из которых содержит п-триггеров, а второй два триггера, лемент НЕРАВНОЗНАЧНОСТЬ, элемент И и мажоритарный элемент, причем тактовый вход первого регистра соединен с тактовым входом делителя и с первым входом элемента И, второй вход которого соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ, а выход — с тактовым входом второго регистра, информационный вход которого соединен с выходом мажоритарного элемента, а прямой выход с информационным входом первого регистра, инверсный выход которого соединен со входом элемента НЕРАВНОЗНАЧНОСТЬ, в каждом канале делителя первый регистр содержит и > 3 триггеров, второй вход элемента неравнозначность соединен с информационным входом (n-2)-го триггера первого регистра, а входы мажоритарных элементов делителя подключены к инверсным выходам (и-1)-х триггеров первых регистров.

Признак 1 — s каждом канале делителя первый регистр содержит и > 3 триггеров, второй вход элемента HEPABH03HAЧНОСТЬ соединен с информационным входом (n-2}-ro триггера первого регистра— является новым по отношению к прототипу, неизвестен из других технических решений и позволяет расширить зону нечувствительности на один период входного сигнала

Признак 2 — входы мажоритарных элементов делителя подключены к инверсным выходам (n-1)-х триггеров первых регистров — является новым по отношению к прототипу, неизвестен иэ других технических решений и позволяет установить гарантированный интервал недокоррекции величиной в один период входного сигнала.

Таким образом признаки 1 и 2 совместно с признаками ограничительной части формулы изобретения обеспечивают достижение цели изобретения — повышение точности за счет исключения явления перекоррекции, Заявителю и авторам неизвестны другие технические решения, аналогичные заявленному.

В качес, ае примера конкретного выполнения делителя рассмотрим делитель часто1774495 ты с числом триггеров (числом разрядов) в первом регистре сдвига n=3.

На фиг. 1 представлена функциональная схема делителя, на фиг. 2...5 временные диаграммы рабаты одного канала, причем на фиг, 2 показан случай, когда фаза выходного сигнала канала совпадает с фазой сигнала действующего на выходе мажоритарного элемента, на фиг. 3 — отстает от нее на величину превышающую 2 периода тактовой частоты, на фиг. 4— опережает на величину, превышающую 2 периода, на фиг. 5 — отстает на величину менее двух периодов.

Обозначения на фиг, 1...5 следующие: 1 — входы каналов делителя и сигналы на этих входах; 2 — вторые регистры сдвига; 3— первые регистры сдвига; 4 — элементы НЕРАВНОЗНАЧНОСТЬ; 5 — элементы И; 6— мажоритарные элементы; 7 — выходы делителя, выходы мажоритарных элементов и сигналы на этих выходах; 8 — выход первого триггера (первого разряда) второго регистра сдвига и сигнал на этам выходе; 9 — выход второго триггера (второго разряда) второго регистра сдвига и сигнал на этом выходе; 10 — выход (и-2)-ro (в рассматриваемом примере первого) триггера (разряда) первого регистра сдвига и сигнал на этом выходе; 11— выход (n-1)-го (в рассматриваемом примере второго) триггера (разряда) первого регистра сдвига и сигнал на этом выходе; 12— прямой выход первого регистра (выход и-го триггера — в рассматриваемом примере третьего) и сигнал на этом выходе; 13 — выход элемента НЕРАВНОЗНАЧНОСТЬ и сигна; 14 — выход элемента И и сигнал на этом выходе; Т0...110 — моменты времени, соответствующие задним фронтам импульсов тактовой частоты, Рассмотрение работы делителя начнем с нулевого состояния всех разрядов регистров 2 и 3, которое устанавливается в момент

ТО.

Рассмотрим случай работы одного канала делителя, когда фаза его выходного сигнала совпадает с фазой на выходе мажоритарного элемента (см. фиг. 2).

При нулевых (лог. О) значениях сигналов

8, 9, 10, 11, 12 сигналы 7, 13 имеют значение лог. 1. Со входа 1 импульсы тактовой частоты поступают на тактовый вход первого регистра.3 непосредственно, а на тактовый вход второго регистра 2 — через элемент И

5 (сигнал 14). В момент Т1 первый триггер второго регистра 2 переходит в состояние лог. 1, так как в исходном состоянии на ега входе действовал сигнал лог. 1 с выхода 7 мажоритарного элемента 6. В момент Т2 второй триггер второго регистра 2 переключается в состояние лог. 1 (сигнал 9), вызывая изменение сигнала 13 на значение лог, 0 нэ выходе элемента НЕРАВНОЗНАЧНОСТЬ 4, при этом запрещается прохождение импульсов тактовой частоты 1 на тактовый вход второго регистра 2, т.е, синхроимпульсы в моменты времени ТЗ, Т4, Т5 на тактовый вход второго регистра 2 поступать не будут. В момент времени ТЗ сигнал 10 примет значение лаг. 1, в момент Т4 значение

10 лог. 1 примет сигнал 11, а сигнал на входе мажоритарного элемента 6 и соответственно на его выходе 7 — значение лог. О. В момент Т5 значение лог. 0 примет сигнал 12; вследствие чего сигнал 13 на выходе элемента НЕРАВНОЗНАЧНОСТЬ 4 примет значение лог. 1, но первый триггер второго регистра 2 в состояние лаг. 0 не переключится, так как задний фронт тактового импульса в момент Т5 íà его тактовый вход не папа15

20 дает (схема И 5 закрыта), В момент Тб в состояние лог. 0 переключится первый триггер второго регистра 2, в момент Т7 — второй триггер второго регистра 2, в момент.Т8— (n-2)-й (первый) триггер первого регистра 3, в момент Т9 — (и-1)-й (второй) триггер первого регистра 3, в момент T10 — n-й (третий) триггер первого регистра 3. Далее процесс повторяется. Таким образом, запрет прохождения тактовых импульсов 1 на тактовый

30 мент Т2, соответственно второй триггер второго регистра 2 переключится в состояние лог, 0 в момент Тб (т,е, на один такт раньше, чем в случае на фиг, 2), Аналогично триггеры первого регистра 3 переключатся в состояние лог, 0 соответственно в моменты Т7, Т8 и Т9, т.е. произойдет коррекция фазового сдвига и в момент Т8 фазовый сдвиг выходного сигнала 11 канала относительно сигнала 7 будет меньше двух периодов тактовой

50 частоты (практически будет приближаться к величине сдвига на один период).

Рассмотрим случай, когда фаза сигнала

11 опережает фазу сигнала 6 на величину большую двух периодов тактовой частоты, Зтат случай показан на фиг, 4. Из времен55. вход второго регистра 2 при синхронных (с точностью до инверсии) сигналах 7 и 11 не влияет на работу делителя.

Рассмотрим случай, когда фаза выход35 ного сигнала канала (инверсный выход(п-1)го (второго) триггера первого регистра 3 отстает ат выходного сигнала 7 мажоритарного элемента 6 более чем на два периода тактовой частоты. Этот случай гоказан на

40 фиг. 3. В моменты Т1...Т5 все триггеры первого 3 и второго 2 регистров точно также переключается в состояние лог, О, однако первый триггер второго регистра 2 снова переключится в состояние лог. 1 уже в ма1774495 ной диаграммы видно, что в этом случае первый триггер второго регистра 2 переключается из состояния лог. 1 в состояние лог.

0 в момент Т7, т.е. на один такт позднее, чем в случае на фиг. 2 (когда сигналы 7 и 11 синхронны), т.е. аналогично случаю на фиг.

3 происходит коррекция на один такт сигнала 1.

На фиг. 5 показан случай, когда сигнал

11 отстает от сигнала 7 на величину меньшую двух периодов тактовой частоты. Из временной диаграммы видно, что коррекции не происходит, т,е. фазовый сдвиг между сигналами 7 и 11 сохраняется до тех пор, пока он не достигнет величины двух периодов тактовой частоты, коррекция же при этом происходит только на один такт, т.е. имеет место недокоррекция по фазе, что исключает явление перекоррекции и обеспечивает повышенную точность работы делителя.

В рассмотренном примере порог коррекции равен 2л /5, гарантированный интервал недокоррекции к/5, коэффициент деления И=2(3+2)=10.

В общем случае порог коррекции равен

2 и /(n+2), где и — число триггеров в первом регистре, интервал недокоррекции (и+2), а коэффициент деления И=2(п+2).

Следует отметить, что так как n > 3, то N> 10.

Регистры сдвига, элементы логики могут быть реализованы на любых цифровых интегральных схемах, например, серий

1533, 564, 533 и др.

Таким образом, предложенный делитель обладает повышенной точностью деления, так как за счет гарантированного интервала не, окоррекции в нем отсутствуют скачки фазы, Применение заявленного устройства в

5 резервированных вычислительных системах позволит обеспечить устойчивую синхронную работу их резервных каналов, что,в свою очередь, повышает их помехоустойчивость и надежность за счет возможности

10 мажоритарного восстановления любых внутренних сигналов системы.

Формула изобретения

Резервированный делитель частоты, содержа@ий в каждом канале два регистра

15 сдвига, первый из которых содержит и триггеров, а второй — два триггера, элемент НЕРАВНОЗНАЧНОСТЬ, элемент И и мажоритарный элемент, тактовый вход первого регистра соединен с тактовым входом

20 делителя и с первым входом элемента И, второй вход которого соединен с выходом элемента. НЕРАВНОЗНАЧНОСТЬ, а выходс тактовым входом второго регистра, информационный вход которого соединен с выхо25 дом мажоритарного элемента, а прямой выход-с информационным входом первого регистра, инверсный выход которого соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, отличающийся тем, что, 30 с целью повышения точности, в каждом канале делителя первый регистр содержит n > 3 триггеров, второй вход элемента HEPABH03HAЧНОСТЬ соединен с информационнымм входом (и-2)-го триггера первого

35 регистра, а входы мажоритарчых элемейтов делителя подключены к инверсным выходам (n-1)-х триггеров первых регистров, 1! 7449.-

«G(;> ави i.лв д. Р:одре в

Техред ЬА,.Iiiiорге;-ггал Короектор В, Петраш

Заказ 393. I ира>к Лодоисное

ВНИИПИ Государственного комитета по изобрегениям и открыли».м при ГКНТ ССГР

113035, Ыоскв:-:, Ж-35, Рауыская наб., 4/5

Производственно-издательский колб нет "Патент", г, Ужгород, ул.Гагарина, 101