Умножающий широтно-импульсный модулятор
Изобретение относится к аналоговой вычислительной технике и может быть использовано в качестве блока перемножения, например, в аналоговых и гибридных вычислительных машинах. Цель изобрете-17ния - повышение точности. Схема устройства содержит источники 1 и 2 входных сигналов Ux и Uy, подключенные соответственно к первому и второму информационным входам устройства, суммирующий интегратор 3 на операционном усилителе, три компаратора -1, 5, 6,два логичесхих'элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, два логических инвертора (элементы НЕ ) 9 и 10 и два логических элемента И 11 и 12. В процессе работы устройства выходные информативные интервалы формируются на средних участках пилообразного напряжения и не захватывают участки смены направления интегрирования, где наибо.'^ее выражена нелинейность и наблюдается влияние фронтов компаратора 4, чем и достигается повышение точности работы устройства. 3 ил.СПс
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4704231/24 (22) 14.06.89 (46) 07.12.92. Бюл ¹ 45 (71) Харьковский политехнический институт им, В,И,Ленина (72) В,У.Кизилов, И.И.Смилянский, M.Ã.Ñoсин и А.С.Давыдов (56) Авторское свидетельство СССР N. 934493. кл. G 06 G 7/161, 1980. Авторское свидетельство СССР N 1015395, кл, G 06 G 7/161, 1981, (54) УМНОЖАЮЩИЙ ШИРОТНО-ИМПУЛ ЬСНЫЙ МОДУЛЯТОР (57) Изобретение относится к аналоговой вычислительной технике и может быть использовано в качестве блока перемножения, например, в аналоговых и гибридных вычислительных машинах. Цель изобрете„„. Ы„„1780090 А1 ния — повышение точности. Схема устройства содержит источники 1 и 2 входных сигналов U» и 0у, подключенные соответственно к первому и второму информационным входам устройства, суммирующий интегратор 3 на операционном усилителе, три компаратора 4, 5, 6,два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, два логических инвертора (элементы НЕ ) 9 и 10 и два логических элемента И 11 и 12. В процессе работы устройства выходные информативные интервалы формируются на средних участках пилообразного напряжения и не захватывают участки смены направления интегрирования, где наиболее выражена нелинейность и наблюдается влияние фронтов компаратора 4, чем и достигается повыf7 шение точности работы устройства. 3 ил. 1780090 Изабг 61ение атнос;тся к аналоговой вы исл)!тель(-, ой тсхн(4ке l) может аыть испо, - зава(-:0 Б . <Ячеств;: Олокя перемнаже -(ИЯ, НЯПРИ 46P "-.Н !! ОГОВЫХ !1 Г)4(1Р);)()(НЬ(Х Б ь(ч и С:!,тЕ л =. . :: : я;1! )4 } (я х Извес ) е!-; 1/м! (и;Я K)lц(4!:; шиf}o На-и)11Г . ь:;(ь(й ма,г},)улятар iУ :!И!)/;! с:..тс::1.)вий I..":. Е: ь} ОИ Ооаа (на)" C!=.ËÇ- .: ПЕОВОГ() ,-i:Е );,:,))}) )-: «а L! ) < 1) (, ») 1,: (4 0)) ))) ) c!,)q 4! T6! О )т (- ) ". Бта((r„ ::. (4(("=:. .ВТОРЯ, " <»ОБО()У Бхай) КОТО » ТЕ-."f)BÒC)pB, B K . -Гi., ..) )ОМ (ВХ»! у ПЕ(ЗВЫЙ -::)i! )<},") Н6 }3)))Я 3) )а (<Я. 1/Г(РЯБ Я(.М ЬIИ 6bfõàä÷ Û! 1, )(>(ал(":..1 Бтооаг ) <ампяоя Гора а Б)., xo ff}foll .).. 1 ": а " - . " М С Л У Л И Q О Б Я -! Н Ы И C jiI I . Я 1 1 Г) а (! 3 Б Е— ) . )!.-:Бc)(Я K(3!1 Y 0 И(1/1 B lяеTcя i!Ki3к(3)(:С-,fiас.гь, )б./C/,0:-.(1-; На:", НяЛИЧ(ИЕМ», 0M(4)f„. /}!3 «Пхх !: РО(Й;: (1 ((ЦЕ П И БХОДН ЫX C!4) ГН Я (" ) 1Л (» — О 0 (1 3 ;)),;.;;, :...;Я )()1Я, БЕЕ(40() )У ))1" Qfäl. j),,). I р !(fr,,L1 ° );}, !/(!1/1 Г)/ " «1И; !0}) 1(г,(". : ) ) ). Я, Q, .И ОХБ= ЧЕН;Чb и ) а а -, (", ой,(" pe (ч,<> с}вяз(-.(а:"еэ)вый ка Ятаа), Зь! :ав r (ooi. ) Пав <Л!0 6) Á К -! 6 О O}) а:)f!, Б . ., C: .,. C, I)») М „ f !, ; Е Г 0 И Н . 6 } Р а О - Я) Б,),10}4 Б, 0 л;,,;топ):;. 1;") . () че ",я }1Р))пь! м и,(—;— <г. )".-)}), ) .;(<и-}(4 вх)а)}10м у ШИ()1)(1, (fpf" (ем Бы" Г(ервь()й мь}сш -,-.(.Н(-.,й ре-.,истар под".лючен к ((е 1..1„ ох}" .)!х!, ) (,;:» а. э i< .)}(4 ((я) рятаря, В! L) p(и Б:. ."....:; —,:.—. <)() Г():с:;: —;3 --,и рай (}ияс((.. таан ы Й рен -:;=":ход<1.,: . .. .;, }/ ., !(Iep(f ые —;ы вадь} т . .:(ь(:Г<.:1 i ве,:; "): ) (:3 с(}(тя()н-ix 063истаpQB (,адк !fo:!Е;- bi Coi:1 г;ЕТС . (»ЕННО К ВЫХОДУ с")14)м1И)}1) .0)LL)6(() )4)» I еГ(1Я ООЯ и Бта}1 }М1/ И -(<() . i!14ßö(,i0 );-)t к)Y ха, ))) У1, I/!II, 1, 1, Я в,;-; ь:(Б) —.()BOB!; 1-.= ff)g}-f6}-Ii,! и ПОДкл;0.!6.-, :f!. —, -)-Рь1ам)У БКО ())f; 1 Ть -(а ко(1)1ПЯ ))1 i Оr}! !i с)0()й 3> ад КСТОРО(0 СОЕДИНЕН С: ИHQ»1 НУЛЕВОГÎ ПОТЕ:-:ij, !я/(я к Быхадям Бто,)0(0 и ipp.iь Га KG(40»! г } я .г и р . ) 6 6и и) ц }< л < -; е ч ь I .; г т -) и 0 Б 0 ч -! bi 6 реагирующие ня фр:нт, Р- и S-входы трн— ерного устройства, вь(хсд KQT(p(
УШ(И)1. : зависит ат моментoB смены няпрявпения интегрирования, где велика нелинейность пилообразного напряжения на выходе интегратора, которая приводи, к д<эпопнительныM погрешностям. Кроме то5 го, на точность умножения оказывают значительное влияние Задсржки и фронты всех тт)ех компярдтарав схсмbl, KQTÎpl приВОдят к появлению в выходном сигнале УШИМ )рядя састя вля ющ)их, Оп редРля ющих дапал)}ИТ6ЛЬНbl6 ПОГРЕШНОСТИ. Целью изобретения является повышеН Ие To H ЭСТИ, ; ель достигаетс; тем. что в УШИМ, со,-,-;.ржащий последовательно соединен--}ь!е I } (ум(4йрующиЙ интеГрятОр и oxB346Hный палажительнОЙ ОбратноЙ «Вязь)О первый }:.Ом и яратор, Выход ка ) араго и адкл }О-!6 i к Г((ОБОМ1/ ВХОД)(СУММИРУ(ОЩ6ГО ИНТ6(РВТОРВ, в;орай Bxод Kàòорогс является первым ин20 формацион!".ым входом УШИМ, причем выхОД суммирующего интегратора через первый) масгвтЯбный рР«зистОр подключен к пеРBQM}/ БхоД»У BTOPQГО кампа13атОРЯ, ВтОРОИ вход ко"араго через второй масштабнь,й ре2 .- ; Яистар соединен с вторым информационным входом УШ IM, первые Выводы тре .-е Г !;:; четвертого масштабн ы х резисто0В подключены ссотве)ственно к выходу ,-),, (4; 1)I, °;,((0(ДЕ. 0 f)II») TPГРЯ iiuo И STOPOI)nV (4 -(. 1(фарм циа —;I-;0)4Y входу УШ(/1М, а BTopûе BbiБады абьецинены и подкл очены к первому Бхо,цу тре"bei 0 компяратора, BTQpofn вход которого соединен с шиной нулевого потен.,Ия((я, }»ведены первый и второй элементы 35 (:1С г .Г(10ЧАЮШИЕ ИЛИ первый и второй злсме iTbl (-1Е и первый и второй элементы И, ilpl этo(I выход первого компаратора ,.ацкл(ач)ен к первым входам первого и втор 1(с) )ементав I! СКЛiO
coo TB6TcTB6HHo третьего и Второго ксмпарагоров, выходы первого и второго элементов 14(СК() ЮЧАЮЩЕЕ ИЛИ соответст веь!на 06рез первый и второй элем6!ITb: НЕ подклю- 5 ч(! ы K (,ервым BxopBI)4 соатветстВенна первого 4 Второго элементов И, выходы ко; ОРЫ;< ЯБЛЯЮт;Я CQQTBBTCTБВ(-,НС ПЕРВЫ,4 1 Бтгры(1 выходами YL>)È(./! а вторые входы f1PpBo(Q и 8) араго элементов И подключены 50 к Входам соответственно второгo и г.ервога злеме (гав 1-1Е. 1-13 ф }(. 1 г(риведена схема УШИIЛ, на фиг. 2:;OKBçã÷ фрагмент логической част; УИ1/11(Л при преобразовании произведения 55 входных сиг;-.алов в цифровой код; на фиг. 3 показаны временные диаграммы работы УLLIÈM для палсжительных Входных сигналов, Схема УШИV: содержит источники и 2 вхадн ых сигналов l x и ((у, г}адкл ючен н ыа 1780090 55 соответственно к первому и второму информационным входам YLUMM, суммирующий интегратор 3 на операционном усилителе, три компаратора 4. 5 и 6, два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, два логических инвертора (элементы НЕ) 9 и 10 и два логических элемента И 11 и 12. Выход компаратора 3 подключен через масштабные резисторы 13, 14 и 15 к неинвертирующим входам трех компараторов 4, 5 и 6. К инвертирующему входу интегратора 3 подключены через резисторы 16 и 17 источник 1 первого входного сигнала Ux и выход первого компаратора 4, который подключен также к первым входам логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 и через масштабный резистор 18 к своему неинвертирующему входу. Вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 подключены к выходам компараторов 5 и б;а выходы этих элементов подключены через логические инверторы 9 и 10 соответственно к первым входам логических элементов И 11 и 12. Вторые входы элементов И 11 и 12 соединены непосредственно с выходами элементов ИКЛЮЧАЮЩЕЕ ИЛИ 8 и 7 соответственно, Источник 2 второго входного сигнала Uy через масштабные резисторы 19 и 20 подключен соответственно к неинвертирующему входу компаратора 5 и к инвертирующему входу компаратора 6. На выходе элементов И 11 и 12 формируются положительные выходные импульсы УШИМ. При положительных входных сигналах Ох и Uy длительность импульса на выходе элемента И 12 больше, чем длительность импульса на выходе элемента И 11, поэтому выход элемента И 12 можно считать условно "положительным", а выход элемента И 11 — "отрицательным". При изменении полярности одного из входных сигналов длительность импульса на выходе элемента И 11 становится больше длительности импульса на выходе элемента И 12. Схема работает следующим образом, Интегратор 3 и компаратор 4 образуют автоколебательный широтно-импульсный модулятор. На выходе интегратора 3 формируется пилообразное напряжение, модулированное по скорости сигналом Ux. Скорость изменения напряжения на выходе интегратора 3 при отрицательном напряжении на выходе компаратора 4 и положительном входном сигнале Ох равна — U. +U V1 =а при положительном напряжении на выходе компаратора 40 — Оо+ U То где + Uo — напряжение на выходе компаратора 4; To — постоянная времени интегратора 3, равная CR17 (принято, что R16 = R17). Компаратор 4 переключается из одного состояния насыщения в другое, когда напряжение íà его неинвертирующем входе меняет знак, например, с "+" на "-". Потенциал неинвертирующего входа равен Uo U у" + + 1з+ + 1в где Up — напряжение HB выходе интегратора, Приравняв рн нулю, определим значение напряжения на выходе интегратора, соответствующее порогу переключения компаратора 4(см. фиг. 3 а, б) О, = + В1в Компараторы 5 и 6 переключаются в моменты, когда напряжение на выходе интегратора 3 сравнится с уровнями + Uy, как показано на фиг, 3 в, г. Изменение выходного сигнала компараторов 5 и 6 описывается выражениями (при равенстве сопротивлений R14 = R19) в = sign (Ои+ Оу); 2.6= sign (Ои Оу), что эквивалентно сравнению пилообразного напряжения U> на компараторе 5 с уровнем -Uy, а на компараторе 6 с + Uy. Ha логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ формируются импульсы, когда напряжения на компаратаре 4 и на компараторах 5 и б по знаку не совпадают (фиг. 3 д, е), На выходах элементов И 11 и 12 формируются выходные импульсы УШИМ T I и г2 (см. фиг. 3 ж. з), определяющие информативные интервалы. Длительность этих интервалов может быть определена из следующих соображений(см. фиг. 3 а, ж, з). Когда напряжение на выходе компаратора 4 отрицательно, интегратор интегрирует разность-Оо+Ох в положительном направлении от уравняв U;. до уровня +О,. Интервалу г1 соответствует изменение напряжения интегратора от -Uy до +Uy, т.е. на 2Uy со скорость о V). Откуда интервал времени т1 может быть определен как отношение изменения напряжения (путь1 к скорости: 20 . 2Оу — U„T Аналогично определяется s z. которому соответствует изменение напряжения интегратора ат «Uy до -U при положительном напряжении на выходе компаратора 4, 1780090 72 =- — К вЂ”, — У вЂ” To, 2U 2U А + - х Разность длительностей этих интервалов равна r; — В = 4To — — "-. UxU U - О3 Длительность цикла преобразования определяется изменением напряжения ин. егратора на 2U4 (от -U< до + 4 со скоросгbþ× и 0Т +Ох до -Ок co cKGPocTblQ V2), Она может быть определена заменой в выРажениях 7 1i и т 2 Uy на Бх и суммиРованием полученных интервалов 2Ux „. 2Uê U. — U. U. U, 4 Uo 2 2 Uo — Ux Относительная разность длительностей выходных импульсов равна Тц Uo Ox Как следует из описания работы УШИМ и временных диаграмм, выходные информативные интервалы формируются на средних участках пилообразного напряжения и не "-,àõíàòûBà,ciT участки смены направления ин,:;;г-риров,=.ния, где наиболее выражена нелинейность и наблюдается наибольшее влияглие фронтов компаратора 4, что лавышаетточность работь, УШИМ, Наличиедвух, не четырех, как в устройствах-аналогах, информативных интервалов также способ =-вует повышению точности его работы. Можно показать, что на — î÷íîñòü предл:raåìoão УШИМ значительно меньшее влияние оказывают и задержки компарато-. ров, чем в устройстве-прототипе. Так, если предположить, что задержки всех компараторов при переключении B положительном и отрицательном направлениях равны. то задержки компараторов 5 и 6 вообще не влияют на точность преобразования, а задержки переключения компаратора 4 не вносят погрешности нелинейности, " вносят только небольшую мультипликативную погрешность. Во многих применениях YLLiNiV осуществляется преобразование его выходного сигнала в цифровой код путем заполнения информативных временных интервалов импульсами от генератора опорной частоты (ГОЧ), Это может быть осуществлено и в схеме фиг. 1 путем подачи на третьи входы элементов И импульсов ГОЧ. Однако такое непосредственное преобразование часто приводит к значительным погрешностям изза перерезания счетных импульсов фронтами импульсов. определяющих информативные интервалы. С целью исклю10 15 ны с инверсным выходом ГОЧ. В этой схеме выходные информативные 50 чения этой погрешности осуществляется привязка информативных временных интервалов к импульсам опорной частоты. На фиг. 2 показан фрагмент схемы для осуществления этой привязки. В этой схеме выходы логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 подключены к D-входам двух D-триггеров 21 и 22, С-входы этих триггеров подключены к прямому выходу ГОЧ 23, Прямые выходы триггеров 21 и 22 соединены с первыми входами элементов И 11 и 12, а инверсные — с вторыми входами элементов И, но в обратном порядке. Третьи входы элементов И 11 и 12 Обьединены и соединеинтервалы формируются не в момент изменения логического уровня на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8, а в момент прихода фронта первого импульса ГОЧ после переключения указанных элементов. При этом информативный временной интервал всегда равен целому числу импульсов ГОЧ. Заполнение этих интервалов происходит импульсами ГОЧ, сдвинутыми на 1/2 их периода, При этом в схеме никогда не наблюдается "перерезание" импульса ГОЧ фронтами информативных интерввалов. что повышает точность работы схемы. а -акже устойчивость работы счетчиков импульсов, ко — îðûå подсчитывают число заполняющих импульсов. Формула изобретения Умножающий широтно-импульсный модулятор, cîäåðæàùèé последовательно соединенные суммирующий интегратор и охваченный положительной обратной связью первый компаратор., выход которого подключен к первому входу суммирующего интегратора, второй вход которого является первым информационным входом устройства, выход суммирующего интегратора через первый масштабный резистор подключен к первому входу второго компаратора, второй вход которого через второй масштабный резистор соединен с вторым информационным входом устройства, первые выводы третьего и четвертого масштабных резисторов подключены соответственно к выходу суммирующего интегратора и второму икформационному входу устройства, а вторые выводы обьединены и подключены к первому входу третьего компаратора, второй вход которого соединен с шиной нулевого потенциала, отличающийся тем, что, с целью повышения точности, в него введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы НЕ и первый и второй элементы И, выход первого компаратора подключен к первым входам 1780090 10 первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами соответственно третьего и второго компараторов, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно через первый и второй элементы НЕ подключены к первым входам соответственно первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами устройства, а вторые входы первого и второго 5 элементов И подключены к входам соответственно второго и первого элементов НЕ. 1780090! 1 ! ! УТ 1 ! О 1 г Ч 1 ! Jif, I ! 1 М ! ! 2 ! 3, Дур Я Составитель Л,Хроль Техред M.Моргентал КОРР ктоР Н.Слободяник едактор Заказ 4437 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101
