Устройство для передачи цифровой информации

 

Сущность изобретения: устройство содержит п кодирующих блоков 2, делитель 4 частоты, формирователь 5 импульсов, счетчик 6, дешифратор 8, две группы элементов НЕ 9 и 12, две группы триггеров 10 и 13, элемент ИЛИ 11. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л Н 04 L 17/02

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЙ.- -..

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4828348/09 (22) 23.05.90 (46) 07.12,92. Бюл. ¹ 45 (71) Филиал Центрального научно-исследовательского института автоматики и гидравлики (72) Э.А.Шебанова (56) Авторское свидетельство СССР

¹ 11119955447711, кл. Н 04 1 17/02, 1983, . Ж 1780192 А1 (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ (57) Сущность изобретения: устройства содержит и кодирующих блоков 2, делитель 4 частоты, формирователь 5 импульсов, счетчик 6, дешифратор 8, две группы элементов

НЕ 9 и 12, две группы триггеров 10 и 13, элемент ИЛИ 11. 3 ил. I 780192

Изобретение касается передачи цифрг вой информации и может быть использовано, например, в телеграфной и телефонной связи.

Известно устройство для передачи коротких сообщений, содержащее сумматоры по модулю два, информационные регистры сдвига, хронизирующие регистры сдвига, счетчики, триггеры, дешифраторы, клапаны, устройство выделения сигнала окончания ввода информации, схему вводя исходно о состояния (авт,св, СССР N 431638, кл. H 04

1 3/00).

Недостаток данного устройства в том, что оно не может обеспечить передачу непрерывных патако» цлфровой информации от нескольких источников, Наиболее близким техническим решением к предлагаемому является устройство для передачи дискретных сообщений, содержащее два клапана, информационный регистр сдвига, пять сумматоров по модулю два, два хронизирующих регистра сдвига, два блока ввода исходной комбинации, дешифратор, блок управления, реализованн ый на задающем генераторе, пяти клапанах, трех элементах ИЛИ, пяти триггерах, трех счетчиках, коммутаторе, дешифраторе, и формирователи псевдослучайной последовательности, каждый из которых реализован иа двух сумматорах по модулю два, клапане и регистре сдвига (авт,св, СССР N. 1195471, кл. Н 04 I 17/02), Недостатки данного устройства — обязательное разделение в рабочем цикле ввода информации и считывания ее в канал связи и громоздкая структура построения.

Целью изобретения является повышение помехозащищенности за счет организации передачи непрерывных потоков цифровой информации от нескольких источников и упрощения структуры построения, Поставленная цель достигается тем, что вустройстводля передачи цифровой информации, содержащее первую группу триггеров, элемент ИЛИ, счетчик и дешифратор, введены дополнительно вторые группы триггеров, первая и вторая группы элементов НЕ, первые и вторые кодирующие блоки, делитель частоты и формирователь импульсов, выход которого соединен с Rвходом счетчика, выходы которого подключены соответственно к входам дешифратора, выходы которого соединены с входами соответствующих первых и вторых групп элементов HE. выходы которых подключены к R- и С-входам соответственно первых и вторых групп триггеров, 0-входы которых подключены к выходам соответственно первых и вторых кодирующих блоков, 10

55 первые управляющие входы которых абьединены и подключены к входу формирователя импульсов и к выходу делителя частоты, вход которого падкл1очен к С-входу счетчика; выходы первых и вторых триггеров соединены с входами элемента ИЛИ; вторые управляющие входы первых и вторых кодирующих блоков объединены и явля1отся управляющим входом устройства, информационными входами которого явля1отся информационные входы первых и вторых кодирующих блоков,вход делителя частоты является тактовым входом устройства, выходом которога является выход элемента ИЛИ, На фиг.1 представлена функциональная схема устройства для передачи цифровой информации, на фиг.2 — временные диаграммы; на фиг.3 — алгоритм работы устройства для передачи цифровой информации, поясняющий его работу; на фиг,4--лгоритм работы кодирующего устройства па авт.св.

N 1530060, поясняющий арганлзаци:а кода, получаемого ня выходе кодирующего устройства.

Устройства для передачи цифровой информации содеожит кадирующие блоки 2, делитель 4 частоты, формирователь 5 и лпульсов, счетчик 6, дешифратор 8, первые и вторые группы элементов НЕ 9 и 10, первые и вторые группы триггеры 10 и 13 элемент

ИЛ 4 11, Ня фиг.1 обозна-1ены также информационные входы 1 устройства, управля1ащий 3 и тактовый 7 входы, выход 14 устройства.

На фиг.2 соответствующимл индексами обозначены следующие сигналы: а — сигнал на тактовом входе 7, б — сигнал на выходе делителя 4 частоты, в — сигнал на выходе первого кодирующего блока 2, г — сигнал на выходе второго кодирующега блока 2, д— сигнал на выходе третьего кадиру1ощега блока 2, ж — сигнал на выходе 14 устройства.

Информационные входы устройства 1 подключены соответственно к информгци0HHb1M входам первых и BTopb! õ кади ру1ощих блоков 2. Первые управляющие входы первых и вторых кодирующих блоков 2 объединены с управля1ощим входо1л 3 устройства.

Вторые управляющие входы первых и вторых кодирующих блоков 2 объединены с выходам делителя 4 частоты и входам формирователя 5 импульсов, Выход формирователя 5 импульсов соединен с R-входом счетчика 6, С-вход счетчика 6 соединен с входам делителя 4 частоты и тактовым входом 7, Выходы счетчика 6 соединены соответственно с входами дешифратора 8.

Выходы дешифратора 8 соединены соответственно с входами первых и вторых групп

1780192

55 элементов НЕ 9 и 12. Выходы первых и вторых групп элементов НЕ 9 и 12 соединены соответственно с С- и R âõoäàìè первых и вторых групп триггеров 10 и 13. D-входы первых и вторых групп триггеров 10 и 13 соединены соответственно с выходами первых и вторых кодирующих блоков 2, Выходы первых и вторых групп триггеров 10 и 13 соединены соответственно с входами элемента ИЛИ 11, Выход элемента ИЛИ 11 соединен с выходом 14 устройства.

На тактовый вход 7 подана стабилизированная частота К"4,кт, где К вЂ” число каналов, с которых организуется передача цифровой инфоомации, В делителе 4 частоты организовано деление тактовой частоты с тактового входа 7 на число каналов К.

Счетчик 6 — двоичный счетчик, срабатывает по задним фронтам импульсов частоты

К 1такт

В качестве формирователя 5 импульсов — формирователя по переднему фронту— использованы два инвертора и микросхема

134 ХЛЗ.

В качестве кодирующих блоков 2 использованы устройства по авт.св. СССР N

1530060, кл. Н 03 M 7/00.

Все кодирующие блоки 2 построены на счетчлках кода времени одинаковой разрядности, На управляющий вход 3 подана частота заполнения счетчиков кода времени кодирующих блоков 2 (см. авт.св. N 1530060).

Первый управляющий вход в каждом кодирующем блоке 2 (авт.св, N - 1530060) обозначен как "третий вход управления 14".

Второй управляющий вход в каждом кодирующем блоке 2 (авт,св, N 1530060) обозначен как "второй вход управления 13", Там же еще указан "первый вход управления

14", но на фиг,1 данного описания он не показан, так как в названном описании оговорено, что "на первый вход управления 14 приводится уровень логической единицы".

Работа устройства осуществляется следующим образом, При включении питания в начальный момент времени обнуляются первые и вторые кодирующие блоки 2 {первые регистры сдвига и вторые триггеры в кодирующих блоках 2 — см. описание изобретения к авт.св, N 1530060), счетчик 6, первые и вторые группы триггеров 10 и 13 (обнуление первых и вторых кодируюших блоков 2, счетчика 6, первых и вторых групп триггеров

10 и 13 на фиг.1 не показано). На информационные входы первых и вторых кодирующих блоков 2 подаются непрерывные

45 потоки цифровой! нфор11ации оТ К 1!сточниКоВ. В первых и BTophI;4 кодиру ощих блоках

2 потоки ц11ф!1О :Ои инфоргl;I.;II,1 прерывно лреобразуютсл в закоу1J3 анные 3KBIIваленты информации, По переднему Фронту импульса с выхода делителя 4 частоты на выход каждого кодиру ощего блока 2 поступает один бит закодированного эквивалента информации. По переднему фронту того же импульса на выходе формирователя 5 импульсов организуется короткий импульс, обнуляющий счетчик 6, После этого по заднему фронту первого тактового импульса с тактового входа 7 на первом выходе дешифратора 8 организуется логический нуль— сигнал разрешения считывания первого кодирующего блока 2, по которому бит информации с первого кодирующего блока 2, записывается в первую группу тоиггеров 10 и появляется на первом входе элемента

ИЛИ 1 и выходе 14 устройства. По заднему фронту второго тактового импульса на втором выходе дешифратора 8 формируется сигнал разрешения с.итывания второго кодирующего блока 2, первый трлггер 10 из первой группы сбрасывается в нуль, бит информации с выхода второго кодирующего блока 2 считывается на выход 14 устройства, Аналогично по задним фронтам третьего, четвертого, ...К-огo тактовых И11пульсов на выход 14 устройства считываются биты закодированных эквивалентов информации соответственно с третьего,,етвертого, „.Кого кодируюших блоков 2. По переднему фронту следующего импульса с выхода делителя 4 частоты весь цикл работы повторяется сначала I1 на выход 14 устройства последовательно считываются вторые биты закодированных эквивалентов информации

К источников. По передним фронтам всех последующих импульсов с выхода делителя

4 частоты на выход 14 устройства последовательно считываются третьи, четвертые и т,д, биты закодированных эквивалечтов информации К источнико .

На фиг.2 на временной диаграмме показан пример организации передачи информации от трех источников, когда информация от первого источника в первом кодирующем блоке преобразуется в код

11000100111 (см, фиг.2в), от второго источника во втором кодирующем блоке — в код

00011100010 (см, фиг.2г), от третьего источника в третьем кодирующем блоке — в код

01110000110 (см. фиг.2д).

На фиг.3 в алгоритме работы устройства для передачи цифровой информации приняты следующие условные Обозначения: Д—

1780192 делитель 4 частоты; КБ — кодирующий блок

2; Сч — счетчик 6; N-1...К.

По алгоритму работы устройства для передачи цифровой информации по переднему фронту первого импульса на выходе 0 обнуляется Сч, а на выходе первого КБ появляется логическая единица (см, фиг,2в), на выходе второго КБ — логический нуль (см. фиг.2г), на выходе трегьего КБ — логический нуль (см.фиг.2д). Полученная на выходах трех

КБ комбинация 100 будет держаться до переднего фронта второго импульса на выходе

D (см. фиг.2б). После обнуления Сч по заднему фронту первого тактового импульса (см. фиг.2а) на первом выходе дешифратора 8 органИзуется ра.:-;-.".ыение считывания первого КБ, в первый трип ер i 0 из первой группы и далее нэ выход устройства считывается бит единицы, по заднему фронту второго тактового импульса (cM, фиг.2а) на выходе устройства считывается бит нуля при появлении разрешения считывания на втором выходе дешифратора 8, по заднему фронту третьего тактового импульса (см. фиг,2а) на выход устройства считывается бит нуля при появлении разрешения считывания на третьем выходе дешифратора 8. Далее весь цикл повторяется сначала — по переднему фронту второго импульса на выходе 0 на выходах трех КБ появляется комбинация

101 и по заднему фронту четвертого тактавого импульса на выход устройства считывается бит единицы, по заднему фронту пятого тактового импульса — бит нуля, по заднему фронту шестог- тактового импульса — бит единицы. Цикл работы повторяется и на третий, четвертый и все последующие импульсы на выходе D.

На фиг.4 в алгоритме работы кодирующего блока приняты следующие условные обозначения:

К.В. — код времени на выходе счетчика

11, RG1 — первый регистр 1 сдвига, RG2 — второй регистр 2 сдвига, П.Ф. — передний фронт импульса на входе 15, 3.cD. — задний фрон- импульса на входе

15.

Для примера код;;,. =-, -» поступающая на вход кодирующего блока последовательность — 1011 (см. временные диаграммы на фиг,2 в описании Кодирующего устройства" по авт,св. N 1530060, — или два импульса, причем передний фронт первого импульса приходит, когда на выходах счетчика кода времени готова комбинация

01011, а передний фронт второго импульса приходит, когда на выходах счетчика кода времени готова комбинация 00101. По пере5

55 днему фронту первого импульса в регистр

RG1 записывается комбинация 101011 (логическая единица в шестом разряде добавляется к коду времени в регистре RG1), далее по переднему фронту первого тактового импульса комбинация 101011 переписывается в регистр RG2, Появившаяся на выходе шесто о разряда регистра RG2 логическая единица обнуляет регистр RG1, а регистр RG2 переводит в режим сдвига с занесением логической единицы, Далее по переднему фронту второго тактового импульса на выходе шестого разряда регистра

RG2 — выходе кодирующего блока — появляется логический нуль, по третьему тактовому импульсу — логическая единица, по четвертому — логический нуль, по пятому— логическая единица, по шестому — логическая единица остается, по седьмому — логическая единица остается. Между седьмым и восьмым тактовыми импульсами первый входной импульс сбрасывается в нуль — формируется строб заднего фронта, из-за которого с приходом восьмого тактового импульса регистра RG2 обнуляется и на выходе кодирующего блока появляется логический нуль, который держится на нем до прихода шестнадцатого тактового импульса, так как между пятнадцатым и шестнадцатым импульсами появляется передний фронт второго входного импульса и в регистр RG1 записывается новая комбинация

100101. По приходу шестнадцатого тактового импульса комбинация 100101 записывается в регистр RG2. На выходе кодирующего блока появляется логическая единица, регистр RG2 переводится в режим сдвига и на семнадцатый тактовый импульс на выходе кодирующего блока появляется логический нуль, на восемнадцатый TBKTQBblA импульс остается логический нуль, на девятнадцатый тактовый импульс появляется логическая единица, на двадцатый тактовый импульс она сбрасывается в нуль, на двадцать t:åpâûé тактовый импульс опять появляется логическая единица и держится на выходе кодирующего блока до прихода тридцатого импульса, так как между двадцать девятым и тридцатым тактовыми импульсами приходит задний фронт второго входного импульса, регистр RG2 обнуляется и, начиная с тридцатого тактового импульса, на выходе кодирующего блока сохраняется логический нуль.

Предлагаемое устройство для передачи цифровой информации позволяет:

1) обеспечить передачу непрерывных потоков цифровой информации от нескольких источников:

17В0192

2) упростить структуру построения передатчика цифровой информации от нескольких источников.

3) обеспечить передачу закодированной с большой точностью информации от не- 5 скольких источников.

Формула изобретения

Устройство для передачи цифровой информации, содер>кащее первую группу 10 триггеров, элемент ИЛИ, счетчик и дешифратор, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности введены вторая группа триггеров, первая и вторая группы элементов НЕ, первая и вторая груп- 15 пы кодирующих блоков, делитель частоты и формирователь импульсов, выход которого соединен с R-входом счетчика, выходы которого подключены к соответствующим входам дешифратора, выходы которого 20 соединены с входами cooTBGTGTBt HM0 первой и второй групг элементов l-lL, выходы

K0TарhIx пад (tю ip. i к R- i1 С-вxo, cc!(QTве1ственно перво:« второй групп триггеров, D-входы которь1х подключены к выходам соотве с1вечно 1E!pDol1 и второй групп кадирующих блоков. перв:.:le управляющие входы котовых объедине,i .t и подключены к входу формирователя импульсов и к выходу делителя ас оты, вход которога подключен к С-входу счетчика, выходы первой и второй групп триггеров соединены са входами элемента И.ПИ, вторые управляющие входы первой и второй групп кодирующих блоков объединены и являются управляющим входом устройства, информационными входами которого являются информационные входы первой и второй гругп кодирующих блоков, вход делителя частоты является тактовым входом устройства, выходом которого является выход элемента ИЛИ.

1780192

Составитель Э.Шебанова

Техред М.Моргентал Корректор Э,Лончакова

Редактор

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 4442 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5