Устройство для идентификации аналоговых сигналов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в средствах идентификации аналоговых сигналов, поступающих на вход устройства от различных объектов управления , а также в средствах контроля, диагностирования и отладки систем. Цель изобретения - расширение области применения устройства. Поставленная цель достигается путем дополнительного введения в известное устройство для идентификации аналоговых сигналов шифратора, группы блоков памяти, второй группы узлов сравнения, первого и второго элементов задержки, первого и второго триггеров отключения, первого и второго элементов ЙЛИ-НЕ, первого и второго элементов И, элемента ИЛИ, а также соответствующих связей между ними. Положительный эффект от использования заявляемого решения заключается в значительном выигрыше в объеме памяти. Кроме того, заявляемое устройство существенно расширяет область применения прототипа нэ класс систем, йсполТзую щйх более сложные сигналы. 6 ил. in С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 11/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (f0CllATEHT CCCP) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4913949/24 (22) 25.02.91 (46) 23,01.93. Бюл, № 3 (71) Конструкторское бюро электроп рибо ростроения (72) О,А. Лученко, М.А. Чернышов, А.В, бек, B.Ñ. Харченко, Г.Н. Тимонькин, С.П. Карлаш и С,Н. Ткаченко (56) Авторское свидетельство СССР

¹ 1376088, кл. G 06 F 11/16, 1986, Авторское свидетельство СССР № 1730611, кл, G 06 F 11/16, 1989. (54) УСТРОЙСТВО ДЛЯ ИДЕНТИФИКАЦИИ

АНАЛОГОВЫХ СИГНАЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в средствах идентификации аналоговых сигналов, поступающих на вход устройства от различных обьектов управлеИзобретение относится к автоматике и вычислительной технике и может быть использовано в средствах идентификации аналоговых сигналов, поступающих йа вход устройства от различных объектов управления, а также в средствах контроля, диагностирования и отладки систем.

Целью изобретения является расширение области применения устройства, l

На фиг, 1 представлена функциональная схема устройства для идентификации аналоговых сигналов; на фиг. 2, 3, 4 — временные диаграммы функционирования устройства; на фиг. 5, 6 — примеры кодирования блоков памяти предлагаемого устройства и прототипа.

„„Ы2„„1789985 А1 ния, а также в средствах контроля, диагностирования и отладки систем. Цель изобретения — расширение области применения устройства. Поставленная цель достигается путем дополнительного введения в известное устройство для идентифйкации аналоговых сигналов шифратора, группы блоков памяти, второй группы узлов сравнения, первого и второго элементов задержки, пер-" вого и второго триггеров отключенйя, первого и второго элементов ИЛИ вЂ” НЕ, первого и второго элементов И, элемента ИЛИ, а также соответствующих связей между ними.

Положительный эффект от использования заявляемого решения заключается в значительном выигрыше в объеме памяти. Кроме того, заявляемое устройство существенно З расширяет область применения прототипа на класс систем,-использующих более сложные сигналы. 6 ил. евай

Устройств для идентификации аналоговых сигналов содержит блок памяти 1, счетчик 2, первую группу узлов сравнения 3, 0 группу счетчиков 4, шифратор 5, группу памя- О ти 6, вторую группу узлов сравнения уст- 00 ройств 7, аналого-цифровой преобразователь . Ql

8, регистр 9, триггер пуска 10, генератор синхроимпульсов 11, счетчик тактов 12, счетчик адреса 13, выходной регистр 14, первый 15 и второй 16 элементы задержки, триггер останова 17, первый 18 и второй 19 триггеры отключения; первый 20 и второй 21 элементы ИЛИ вЂ” НЕ, элемент ИЛИ 22, первый 23 и второй 24 элементы И, информационный вход 25, вход пуска 26, выход результата идентификации 27, выход останова 28, первый 29 и второй 30 выходы отключения.

1789985

Назначение основных функциональных элементов устройства для идентификации бинарных последовательностей состоит в следующем.

Блок памяти 1 служит для хранения и выдачи информации — эталонных фрагментов аналоговой последовательности.

Счетчик 2 служйт для адресации блока памяти 1(-

Гарвея rpyhna узлов сравнения 3 служит для сравнения фрагментов аналогового сйгнала, поступающего на вход устройства с эталонными фрагментами, хранящимися в блоке 1.

Группа счетчиков 4 предназначена для подсчета количества совпадений значейий аналогового сигнала, постуйающего на вход

25 устройства в контрольных точках со значениями аналогового сигнала в контрольных точках хранящимися в блоке памяти 1.

Шифратор 5 служит для выдачи на входы группы сравнивающих устройств цифровой последовательности характеризующей какой из фрагментов пришел на вход устройства.

Группа блоков памяти 6 предназначена для хранения и выдачи эталонных кодов последовательностей фрагментов аналогового сигнала.

Вторая группа узлов сравнения 7 предназначена для выдачй информации о результатах сравнения кодов фрагментов.

Аналого-цифровой преобразователь 8 предназначен для преобразования аналогового сигнала в двоичный код.

Регистр 9 предназначен для записи и выдачи на входы группы сумматоров по модулю два значений аналогового сигнала в контрольных точках.

Триггер пуска 10 предназначен для пуска и останова устройства, Генератор синхроимпульсов 11 предназначен для синхронизации работы" устройства, Счетчик тактов 12 предназначен для

: подсчета тактовых импульсов, поступающих с выхода генератора синхроимпульсов

11.

Счетчик адреса 13 йредйазначен для адресации группы блоков памяти 6.

Выходной регистр 14 предназначен для зайиси и выдачи пользователю устройством информации о результатах идейтификации.

Триггер t7 предназначен для выдачи информации пользователю устройством об окончании идентификации.

Первый 18 и второй 19 триггеры отключения предназначены для выдачи информации пользователю устройством о причинах отключения устройства.

26 условно не показана, По этому сигналу устанавливаются в состояние "0" сче-.- и-. тактов 12, счетчик адреса 13, выходной регистр 14, триггер останова 17; первый 18 и .

40 второй 19 триггеры отключения и устанавливается в состояние "1" триггер пуска 10 (фиг.

2). Единичный сигнал с выхода триггера пуска 10 поступает на вход генератора синх роимпульсов 11 и включает его.

45 Аналоговый сигнал в аналого-цифровом преобразователе 8 преобразуется в двоичный код и с группы выходов его поступает на группу информационных входов регист-. ра 9.

По первому синхроймпульсу с выхода

11.1 генератора синхроимпульсов 11 в регистр 9 записывается значение аналогового сигнала в первой контрольной точке перво-. го фрагмента. С группы выходов регистра 9

55 значения аналогового сигнала поступает на группу первых входов первой группы узлов сравнения. Так как счетчик 2 находится в ато время в состоянии "0", то на выходах блока памяти 1 присутствует первая микрокоманда со значениями аналоговог:-.. сигнала фраг5

Первый 15 и второй 16 элементы задержки, первый 20 и второй 21 элементы ИЛИ—

НЕ, элемент ИЛИ 22, первый 23 и второй 24 элементы И предназначены для управления работой устройства.

Принцип действия устройства для идентификации аналоговых сигналов заключается в следующем.

В блоке памяти 1 записаны все возможные коды фрагментов аналоговых последовател ьн остей. В каждой микро кома нде записаны значения аналогового сигнала в контрольные моменты времени. В каждой микрокоманде записаны значения в контрольной точке всех возможных фрагментов

Это дает возможность производить идентификацию параллельно по всем фрагментам, что значительно увеличивает быстродействие устройства. Пример прошивки показан на фиг. 5(а). В каждом блоке памяти хранятся последовательности кодов фрагментов,из ксторых состоит аналоговый сигнал. В каждой микрокоманде хранится код одного фрагмента. Пример прошивки показан на фиг, 5(б).

В начальный момент времени счетчик 2, группа счетчиков 4, триггер пуска 10 находятся в состоянии "0", а счетчик тактов 12, счетчик адреса 13, выходной регистр 14, триггер останова 17, первый 18 и второй 19 триггеры отключения — в произвольном состоянии, При приходе аналогового сигнала на вход 25 устройства на вход 26 подается единичный сигнал. Цепь подачи сигнала на вход

1789985 ментов в первой контрольной точке, Эталонные значения с выходов блока памяти t поступают на вторые группы входов первой группы узлов сравнения 3. В первой группе узлов сравнения 3 происходит сравнение эталонных значений со значением аналогового сигнала, поступившего на вхбд устройства. Нэ выходах тех узлов 3, где значения эталонного и действительного значений аналогового сигнала сравнились, появится единичный сигнал и поступит на разрешающие входы группы счетчиков 4.

По синхроимпульсу с выхода 11.2 генератора синхроимпульсов 11 по переднему фронту синхроимпульса произойдет переадресация счетчиков из группы счетчиков 4, " на разрешающих входах которых присутствовал единичный сигнал, а по заднему фронту синхроимпульсэ произойдет переадресация счетчика 2 и на выходах постоянного запоминающего устройства 1 появится вторая микрокомэндэ.

Синхроимпульс с выхода 11.3 генерато. ра синхроимпульсов 11 переадресует счетчик тактов 12 по переднему .фронту импульса. Далее процесс циклическй повторяется. Количество минициклов будет оп ределяться разрядностью счетчика 2, счетчика тактов 12 и счетчиков группы счетчиков 4, РазрядноСть счетчика 2, счетчика тактов 12 и счетчиков группы 4 определяется максимальным количеством контрольных точек во фрагментах аналогового сигнала, т,е. количеством микрокомэнд блока памяти

1, Последний миницикл будет происходить следующим образом, Вначале процесс будет происходить аналогично описаннбму, но по приходе синхроимпульса с выхода 11.2 генератора синхроимпульсов 11 на счетные входы группы счетчиков 4 появится единичный сигнал на выходе переполнения того счетчика, где сравнение произошло flo всем контрольным точкам. Этот единичный сигнал поступает на один из входов шифратора 5, на группе выходов которого появляется кодовое значение фрагмента, с которым произошло сравнение по всем контрольным точкам.

Это кодовое значение поступает на группы первых входов второй группы узлов 7.

Так как счетчик адреса 13 в этот момент времени находится s состоянии "0", то на выходах группы блоков памяти 6 находятся первые значения первых фрагментов аналоговых сигналов, Эти кодовые значения поступают нэ вторые группы входов второй группы узлов сравнения, По синхроимпул ьсу с в ы хода 11.3 ге неpampa синхроимпульсов 11 происходит переадресация счетчика тактов 12, а тэк как его разрядность также определяется количеством минициклов, то на выходе переполнения счетчика тактов 12 появляется сигнал

5 переполнения, а счетчик переходит в состояние "0". Вторая группа узлов сравнения 7 производит сравнение эталонных кодовых значений фрагментов аналоговых сигналов и кода сигнала, поступившего на вход уст10 ройства. Результаты сравнения с инверсных выходов второй группы узлов 7 поступают на информационные входы выходного регистра 14 и записываются в него по переднему фронту импульса с выхода переполнения

15 счетчика тактов 12, а по заднему фронту этого же импульса переадресуется счетчик адреса 13.

В тех узлах сравнения, в которых произошло несравнение, на инверсных выхо20 дах появляется единичный сигнал, который записывается в выходной регистр 14. На инверсном выходе же выходного регистра

14 появляется нулевой сигнал, который подается на его разрешающий вход и запре25 щэет прохождение сигналов по этому входу, Единичный сигнал с выхода переполнения счетчика тактов 12 также поступает на первый элемент задержки 15 и, пройдя через него, устанавливает в "0" счетчики груп30 пы счетчиков 4, Время задержки t i5 будет определяться временем срабатывания выходного регистра 14, второго элемента

ИЛИ-HE 21, второго элемента И 24, элемента ИЛИ 22 и триггера пуска 10, После этого

35 цикл повторяется снова, Количество циклов будет определяться максимальным количеством фрагментов аналогового сигнала в последовательности фрагментов. Этим же определяется и раз40 рядность счетчика адреса 13.

В последнем цикле по приходе импульса с выхода переполнения счетчика тактов

12 нв вход счетчика адреса 13 на выходе переполнения счетчика адреса 13 появится

45 единичный сигнал, который поступает на вход триггера останова 17 и устанавливает

eio в состояние "1". Единица на выходе триггера останова 17 дает информацию пользователю устройством об окончании

50 идентификации. Единичный сигнал с выхода переполнения счетчика адреса 13 также поступает на вход второго элемента задержки 16 (время задержки тмв должно быть больше т, ь) и с его выхода на выход элемента ИЛИ 22. Единичный сигнал с выхода элемента ИЛИ 22 поступает на вход установки в ноль счетчика 2, обнуляет его и поступает на вход установки в ноль триггера пуска 10, обнуляет его и осуществляет оста1789985

10

20 нов устройства. Информация о результатах идентификации снимается с инверсных выходов выходного регистра 14 и поступает на выход 27 устройства. В том случае, если во время работы устройств" по окончании миницикла ни на одном из выходов переполнения группы счетчиков 4 на появился единичный сигнал (фиг, 2), что свидетельствует о том, что фрагмент, прошедший на вход устройства, не сравнился ни с одним из хранящихся в постоянном запоминающем устройстве 1, то на выходе первого элемента ИЛИ вЂ” HE 20 появится единичный сигнал, который поступит на вход первого элемента И 23, С выхода первого элемента задержки 15 поступает на второй вход первого элемента И 23 единичний сигнал и на выходе его появится единичный сигнал, «оторый устанавливает первый триггер отклюФормула изобретения

Устройство для идентификации аналоговых сигналов, содержащее блок постоянной памяти, счетчик, первую группу узлов сравнения, группу счетчиков, триггер пуска, генератор синхроимпульсов, аналого-цифровой преобразователь, регистр, счетчик тактов, счетчик адреса, выходной регистр, триггер останова,, причем группа выходов счетчика соединена с группой входов постоянного запоминающего устройства, группы выходов которого соединены с первыми группами входов. узлов сравнения первой группы, выходы которых соединены с разрешающими входами счетчиков группы, выходы аналого-цифрового преобразователя соединены с группой информационных входов регистра, группа выходов которого соединена с вторымй группами входов узлов сравнения первой группы, выход триггера пуска соединен с входом запуска генератора синхроимпульсов, первый выход которого соединен с синхровходом регистра, второй выход генератора синхроимпульсов соединен со счетным входом счетчика и со счетными входами счетчиков группы, третии выход генератора синхроимпульсов соединен со счетным входом счетчика тактов, выход переполнения которого соединен со счетным входом счетчика адреса и синхровходом выходного регистра, выход переполн ения счетчика адреса соединен с единичным входом триггера останова, инверсные выходы выходного регистра соединены с разрешающими входами выходного регистра. о т л и ч а ю щ е е с я тем, что, с чения 18 в состояние "1" и, пройдя через элемент ИЛИ 22, обнуляет счетчик 2, и триггер пуска 10 производит останов устройства, --" Случай, когда происходит несравнение кодов фрагментов, показан на фиг. 4.

В данном устройстве временные характеристики генератора синхроимпульсов выбираются следующим образом. Временной интервал между первым синхроимпульсом и вторым должно быть больше суммарного времени срабатывания регистра 9 tg и первой группы узлов сравнения Ззь Временной интервал между вторым и третьим синхроимпульсами должен быть больше суммарноro времени срабатывания группы счетчиков

4 г4ь шифратора 5 тъ и второй группы узлов сравнения 7 ту. целью расширения области применения, устройство содержит шифратор, группу блоков памяти, вторую группу узлов сравнения, первый и второй элементы задержки, первый и второй триггеры отключения, первый и второй элементы ИЛИ вЂ” НЕ, первый и второй элементы И, элемент ИЛИ, причем выходы переполнения счетчиков группы соединены с входами шифратора, группа выходов которого соединена с первыми группами входов узлов сравнения второй группы, группа выходов счетчика адреса соединена с группами входов блоков памяти группы, группы выходов которых соединены

С вторыми группами входов узлов сравнения второй группы, инверсные выходы которых соединены с информационными входами выходного регистра, выход переполнения счетчика тактов соединен с входом nepsoro элемента задержки, выход которого соединен с входами установки в

"0" счетчиков группы, выход переполнения счетчика адреса соединен с входом второго элемента задержки, выходы переполнения счетчиков группы соединены с входами первого элемента ИЛИ вЂ” НЕ, инверсные выходы выходного регистра соединены с входами второго элемента ИЛИ вЂ” НЕ, выход первого элемента задержки соединен с первыми входами первого и второго элементов И, выход первого элемента ИЛИ-НЕ соединен с вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ и единичным входом первого триггера отключения, выход второго элемента ИЛИ-HE соединен с вторым входом

1789985

Фиг! 7 второго элемента И, выход которого соединен с вторым входом элемента ИЛИ и с единичным входом второго триггера отключения, выход второго элемента задержки соединен с третьим входом элемента ИЛИ, выход которого соединен с входами установки в "0" счетчика и триггера пуска, группа входов аналого-цифрового преобразователя является группой информационных входов устройства, единичный вход триггера пуска и входы установки в "0" счетчика тактов, счетчика адреса, выходного регистра, первого и второго триггеров отключения и триггера останова подключены к входам за .уска устройства, группа инверсных выходов выходного регистра является группой выходов результата идентификации устройства, выход триггера останова является выходом признака окончания иде:- тификации устройства; выходы первого и в .рого триггеров отключения являются соотв:".тственно первыми вторым выходами отключения устройства.

1789985

1789985

22

Ю

0 .и

12

Х1

Л2 и

42

12

7.

7.

®

В

21

24

22

1789985

Фиг.5 прес

Сг

С7

С2 Рыл. б

Составитель И.Сафронова

Техред M. Ìîðãåíòàë Корректор Н.Корол77

Редактор Л,Пигина

Заказ 350 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

0 0000

Î Î0O1

0 0010

OO07 t оагаа

0 0101

007 t t а гаоа о гааг

О гага

0107 7

0 ггао

otror

0t r1O

0 1111

7 OOOO гооог

7 ОО10

1OÎ2t гoroo

7 огаг

1 orro

7 0121

7 2000

2 root

7 7070

07i

1 1000

7 1 701 о оо

О 01

7 07

7 оа

r oo

7 оа

О 77

О! 0 ааг

1 00

t оа

7 ао о or

О tr

711

7 10

О 11 оа

7 rO

О 11 о аг оаг а»

711

7 ао

r0O

0 HO

0 07 г 07 аао

0 01

2аг о а

7 17

О 10

1 10 а 11

0 аг

0 or

0 100

000 аог

r 07 а 70 гг

О 70

1 10

О 11

0 аг

0 01

0 10

0 га

0 ro

00 70 о rà

7rа

О 7.1

oor ооо оо t

101

ro0

1 00

tO0

1t1 ага гоп

10Î

ro0

111

010 аог о2 г

117

01,9 ааг

0D0

001 га 01

011

Оа 7

or r ага аог

10 а го а

100 ооо

001

101

017

0О7

roo гоо о ао

oor

101

0 or

011

111 аог

or 0

Ога

Юга

Ога

roo

1Oo

1да